3.3. Извлечение кода команды, данных из памяти или внешнего устройства

Выполнение любой команды состоит из выполнения определенного количества машинных циклов, характерных для этой команды, циклов может быть от 1 до 5.

Первым машинным циклом при выполнении любой команды всегда является цикл выбора команды, то есть чтения кода команды из памяти (табл. 3.1). Этот цикл имеет специальное обозначение М₁.

Схема чтения кода команды или данных из памяти показаны на рис. 3.3.

Цикл М₁ является основным циклом. Его подробное рассмотрение дает представление о взаимодействии интерфейсных сигналов. Анализ процессов цикла М₁ будем проводить по машинным тактам. Соответствующие временные диаграммы представлены на рис. 3.4.

На такте T₁ программный счетчик PC в МП выдает на ША МП адрес ячейки памяти, из которой будет считываться код команды. При этом МП автоматически увеличивает на единицу значение числа, записанного в РС, но на ША будет сохраняться предыдущее значение счетчика PC до наступления следующего машинного цикла.

Рисунок 3.3 Схема чтения кода или данных из памяти.

Рисунок 3.4 - Временная диаграмма цикла М1 чтения кода команды из памяти

По положительному фронту импульса Ф₂ формируется сигнал SYNC (СИНХР) и выдается слово состояния (PSW) на ШД МП. Сигнал DBIN(П) при этом равен нулю, что переключает двунаправленный формирователь ШД в направление передачи от МП в системную шину. Это гарантирует, что на входе PrСС присутствует именно слово состояния, в не какая-либо другая информация из системной ШД.

На такте T₂ формируется импульс записи в РгСС и слово состояния записывается в регистр. Одновременно с окончанием SYNC формируется единичное значение сигнала DBIN (ПРИЕМ), переключающее двунаправленный формирователь ШД в направление передачи информации из системной ШД в МП. Одновременно формируется сигнал ( ), рис.3.3.

Поскольку адрес в памяти был установлен ранее, то по сигналу происходит считывание кода команды и передача его через ФШД в МП. На этом же такте Т₂ анализируется состояние сигналов READY_П (ГОТОВ), HOLD_П(3.3x) и HLTA_CC (Об. ост.). Если к моменту появления отрицательного фронта Ф₂ на такте Т₂ не выполнится условие READY_П=1, то МП на такте Т₃ переходит в режим ожидания, в котором будет находиться до тех пор, пока на входе READY_П не появится единичный сигнал.

В лабораторной установке это свойство используется для создания шагового режима исполнения команд.

На такте T₃ в момент отрицательного фронта сигнала Ф₁ производится запись кода команды в МП. Положительным фронтом Ф₂ оканчивается сигнал DBIN(П), вырабатывается импульс сброса в 0 всех разрядов регистра РгСС и оканчивается сигнал ( ).

На тактах Т₄ и Т₅ происходит дешифрация кода команды. Отличие машинных циклов чтения данных из памяти, стека или ВУ по сравнению с циклом М₁ заключается лишь в том, что МП будет воспринимать двоичные коды, выбираемые им из памяти не как коды команд, а как данные, сопутствующие этим кодам команд.

3.4. Запись данных в память или внешнее устройство

Процесс записи данных в память иллюстрируется на схеме, показанной на рис. 3.5 и временных диаграммах на рис. 3.6. Временные диаграммы описывают только цикл М₃ записи в память. Сам цикл М₃ входит в группу циклов, составляющих команду. Например: команда пересылки константы 01 в ячейку памяти описывается в условных обозначениях как

MVI M, 01

Эта команда выполняется за три цикла: М₁, М₂ и М₃.

Во время этого цикла происходят следующие действия.

На такте Т₁ по положительному фронту Ф₂ программный счетчик PC в МП выдает на ША МП адрес ячейки памяти, в которую будет производиться запись данного, а на ШД МП присутствует код слова состояния (PSW).

На такте T₂ формируется импульс записи в РгСС и слово состояния записывается в регистр. По положительному фронту Ф₂ оканчивается синхросигнал SYNC (СИНХР), а на ШД МП двоичный код является кодом данных, подлежащих записи в память.

На такте Т₃ на выходе МП формируется сигнал с уровнем "0", по которому будет проходить запись данных в память. Из этого сигнала и разряда Д₄ ОUТ (ВЫВОД) регистра РгСС формируется сигнал , разрешающий запись в память (рис.3.5). Непосредственно запись кода данных в память осуществляется по сигналу Ф₂.

На протяжении всего машинного цикла записи данных в память сигнал DBIN(П) МП находится в нулевом состоянии, что переключает двунаправленный формирователь ШД в направлении передачи МП в системную шину МПС.

Процесс записи данных во внешнее устройство ВУ аналогичен записи данных в память. Отличие заключается в способе формирования системного сигнала записи . Как видно из уравнений 3.1 (3.1а), в формировании этого сигнала участвует инверсия сигнала разряда Д₄ OUT (ВЫВОД) регистра слова состояния РгСС.

Рисунок 3.5 Схема записи данных в памяти.

Рисунок 3.6 - Временная диаграмма цикла М₃ записи данных в память