4. Минимальный режим работы микропроцессора Intel 8086. Функциональное назначение выводов.

Назначение выводов зависит от режима работы МП. Во­семь выводов имеет двойное обозначение, причем обозначения в скобках за пределами условного графического изображения соответствуют максимальному режиму.

AD15-AD0 (Address/Data) - мультиплексная (совмещен­ная) двунаправленная шина адреса/данных, по которой с разде­лением во времени передаются адресная информация и данные. Работа по этим выводам осуществляется следующим образом. Первый такт - цикл обращения к ЗУ или внеш­нему устройству (ВУ) - МП выдает на эту шину младшие 16 бит адреса памяти или полный адрес внешнего устройства. Этот ад­рес обязательно должен быть зафиксирован и сохранен в течение всего цикла, для чего используется внешний регистр-защелка, куда записывается адресная информация с помощью строба ад­реса ALE. Регистр-защелка должен иметь три стабильных вы­ходных буфера и обеспечивать малое время переключения при большой нагрузочной способности. Во второй половине цикла шины по линиям AD15-AD0 передаются адреса данных или бай­ты команд, сопровождаемые стробом данных DEN.

A19/S6-A16/S3 (Address/State) - мультиплексные выход­ные линии адреса/состояния. Работа осуществляется следую­щим образом. В первом такте на эти линии выдаются старшие 4 бит адреса памяти, а при адресации ВУ - нули. В остальных тактах цикла шины МП выдает на эти линии сигналы состояния S6-S3. Код на линиях S4, S3 определяет сегментный регистр, участвующий в формировании физического адреса памяти, т.е. указывает сегмент памяти, к которому производится обращение в текущем цикле. При обращении к ВУ, когда сегментные реги­стры не участвуют в формировании адреса, устанавливается зна­чение S4 = 1, S3 = 0. Сигнал S5 соответствует состоянию флага разрешения пре­рываний IF: 0 - прерывания запрещены, 1 - прерывания разре­шены. Сигнал S6 не используется и всегда равен нулю.

ВНЕ (Byte High Enable) - разрешение старшего байта. Формируется в первом такте цикла одновременно с адресной информацией. Активный сигнал нулевого уровня ВНЕ означает, что по старшей половине AD15-AD8 шины адреса/данных пере­даются 8-битовые данные. Совместное использование ВНЕ и младшей линии адреса АО для дешифрации адресов позволяет осуществлять передачу слов или отдельных байтов по шине AD.

ALE (Address Lock Enable) - строб адреса (разрешение защелкивания адреса), выдается в начале каждого цикла шины и используется для записи адреса в регистр-защелку, т.е. для де­мультиплексирования шины AD.

DEN (или DE) (Data Enable) - строб данных (разрешение передачи данных). Выдается в циклах чтения, записи и служит для разрешения выхода шинных формирователей.

RD (Read) - чтение, идентифицирует выполнение цикла чтения из ЗУ или ВУ (в зависимости от значения сигнала M/IO). Указывает этим устройствам на необходимость выдачи данных на шину.

WR (Write) - запись, указывает на выполнение цикла запи­си в ЗУ или ВУ и сопровождает данные, выдаваемые микропро­цессором на шину.

М/IO (Memory/Input-Output) является признаком обраще­ния к ЗУ (М/IO = 1) или ВУ (М/IO = 0) и используется для разде­ления адресного пространства памяти и ввода/вывода. Значение М/IO = 0 появляется только при выполнении команд ввода (IN) и вывода (OUT).

DT/R (Direct/Reverse) определяет направление передачи по шине AD: DT/R = 1 - запись данных из МП в ОЗУ или ВУ; DT/R = 0 - чтение данных из ЗУ или ВУ в МП.

HOLD - запрос шины (запрос захвата) от внешней подсис­темы (ВУ или контроллера прямого доступа к памяти).

HLDA (Hold Acknowledge) - подтверждение захвата ши­ны, выдается в ответ на сигнал HOLD после приостанова вычис­лительного процесса в МП и перевода шины AD и некоторых управляющих сигналов в z-состояние. При HLDA = 1 подсисте­ма, инициирующая запрос захвата, может использовать шину самостоятельно. После установления HOLD = 0 ЦП выдает сиг­нал HLDA = 0, возобновляет управление шиной и продолжает работу по программе.

NMI (Non Mask Interrupt) - немаскируемое прерывание, распознается микропроцессором по завершению текущей ко­манды, независимо от состояния флага разрешения прерывания IF. Этот вход предназначен для сигнализации о некоторых кри­тических ситуациях, например об аварийном отключении сете­вого питания.

INTR (Interrupt Request) - запрос прерывания (маскируе­мый), опрашивается ЦП в конце выполнения каждой команды, если прерывания разрешены (IF = 1), и фиксируется во внутрен­нем триггере. Обычно на вход INTR подается запрос от про­граммируемого контроллера прерываний. Если IF = 0, то запрос по входу INTR игнорируется.

INTA (Interrupt Acknowledge) - подтверждение запроса прерывания, формируется в ответ на принятый запрос прерыва­ния INTR, выполняет функцию сигнала RD в цикле подтвержде­ния прерывания и стробирует считывание указателя адреса (век­тора) прерывания. В каждом случае подтверждения прерывания выполняются два цикла INTA, из которых первый является предварительным и не сопровождается чтением информации.

RDY (Ready) - готовность, указывает на то, что адресуемое в данном цикле устройство готово к обмену данными.

TEST - проверка, используется вместе с командой ожида­ния WAIT, выполняя которую, МП проверяет уровень сигнала TEST. Если TEST = О, МП переходит к выполнению следующей по порядку команды. Если TEST = 1, МП вводит холостые такты Т1 и периодически, с интервалом 5Т, проверяет значение сигна­ла TEST.

CLK (Clock) - тактовая синхронизация (тактирование). Сигнал синхронизации от внешнего генератора тактовых им­пульсов, предназначен для синхронизации МП. Используется се­рия тактовых импульсов CLK с периодом повторения Т, равным 200-500 нc.

RESET - сброс, переводит МП в определенное начальное состояние, в котором сброшены сегментные регистры.

MN/MX (Min/Max) - минимальный/максимальный режи­мы. Сигнал на этом входе определяет режим работы МП: 1 - ми­нимальный, 0 - максимальный, когда изменяются функции восьми управляющих сигналов.