Память fpm

Чтобы сократить время ожидания, стандартная память DRAM разбивается на страницы. Обычно для доступа к данным в памяти необходимо выбрать строку и столбец адреса, на что затрачивается некоторое время. Разбиение на страницы обеспечивает более быстрый доступ ко всем данным в пределах некоторой строки памяти, т.е. если изменяется не номер строки, а только номер столбца. Такой режим доступа к данным в памяти называется быстрым по­страничным режимом(FastPageMode), а сама память — FPM.Другие варианты постранич­ного режима называются StaticColumnи NibbleMode.

Схема повышения эффективности памяти довольно проста: память разбивается на стра­ницы длиной от 512 байт до нескольких килобайтов. Электронная схема пролистывания по­зволяет при обращении к ячейкам памяти в пределах страницы сократить количество состоя­ний ожидания. Если нужная ячейка памяти находится вне текущей страницы, то добавляется одно или больше состояний ожидания, так как система выбирает новую страницу.

Для повышения скорости доступа к памяти были разработаны и другие схемы. Одним из наиболее существенных изменений было внедрение пакетного режима доступа в процессоре 486 и более поздних. В большинстве случаев доступ к памяти является последовательным. Если же установить строку и столбец адреса в пакетном режиме, можно обращаться к сле­дующим трем смежным адресам без дополнительных состояний ожидания. И в этом несо­мненное преимущество использования данного режима. Однако доступ в пакетном режиме обычно ограничивается четырьмя операциями. Чтобы объяснить это, обратимся к схеме син­хронизации по количеству циклов для каждой операции доступа. Схема синхронизации ти­пичного доступа в пакетном режиме для стандартной динамической оперативной памяти вы­глядит следующим образом: х-у-у-у, где х—время выполнения первой операции доступа (продолжительность цикла плюс время ожидания); у — число циклов, необходимых для вы­полнения каждой последующей операции доступа.

Схема синхронизации в пакетном режиме для стандартной DRAM со временем доступа 60 нс обычно выглядит так: 5-3-3-3. Это означает, что первая операция доступа длится пять циклов на системной шине с частотой 66 МГц, что приблизительно равно 75 нс(5x15 нс;

• нс — длительность одного цикла), в то время как последующие операции длятся по три цикла (3x15 нс = 45 нс). Без применения пакетной технологии схема синхронизации имела бы вид 5-5-5-5, так как для каждой операции выборки из памяти требовалось бы полное время ожидания. 45-наносекундный цикл при пакетной выборке и 64-разрядной шине данных обес­печивает пропускную способность 177 Мбайт/с (22,2 МГцх8 байт).

Память DRAM, поддерживающая разбиение на страницы и пакетный режим, называется памятью с быстрым постраничным режимом(FastPageMemory— FPM). Этим подчеркива­ется, что для доступа к данным в памяти без смены страницы требуется меньше циклов ожи­дания. В большинстве компьютеров 386, 486 и Pentium, увидевших свет в 1987-1995 годах, используется память FPM, имеющая форму модулей с 30 или 72 контактами.