- •Содержание
- •Список сокращений
- •Резервирование и безопасность систем
- •Фирмы Siemens Moore Products
- •2.1. Общие сведения
- •2.2. Надежность работы контроллера
- •2.3. Комплекс средств для создания систем управления критическими процессами и противоаварийной защиты Quadlog
- •2.4. Архитектура резервирования комплекса Quadlog
- •2.5. Программное обеспечение контроллера
- •3. Контроллеры v9 Tricon фирмы Triconex
- •3.1. Общие сведения
- •3.2. Надежность работы контроллера
- •3.3. Модуль главного процессора
- •3.4. Системы шин и распределение питания
- •3.5. Цифровые входные модули
- •3.6. Цифровой выходной модуль
- •3.7. Аналоговый входной модуль
- •3.8. Аналоговый выходной модуль
- •3.9. Модуль подключения периферийных устройств
- •3.10. Коммуникационный модуль
- •3.11. Модуль источника питания
- •3.12. Программное обеспечение контроллера
- •4. Резервирование на уровне операторских станций
- •4.1. Общие сведения
- •4.2. Архитектура Клиент – Сервер
- •4.3. Дублирование Сервера Ввода-Вывода
- •4.4. Резервирование на уровне задач
- •4.5. Выделенный сервер файлов
- •4.6. Резервирование сети
- •4.7. Резервирование связи с контроллерами
- •5. Резервирование сервера технологических данных
- •5.1. Основные понятия
- •5.2. Описание raid-массива 5 уровня
- •5.3. Понятия кластера
- •5.4. Уровень аппаратных средств
- •5.5. Уровень системного программного обеспечения
- •5.6. Обнаружение отказов узлов
- •5.7. Обнаружение отказов ресурсов
- •5.8. Заключение
- •Библиографический список
3.2. Надежность работы контроллера
Архитектура TRICON имеет тройное резервирование всех узлов, начиная от главного процессора до блоков ввода/вывода. Каждый блок ввода/вывода имеет три независимых канала. Каждый канал входного модуля считывает технологические данные и передает эту информацию соответствующему главному процессору. Три главных процессора обмениваются данными друг с другом, используя высокоскоростную шину под названием TRIBUS (рис.13)
Рис.13. Утроенная архитектура котроллера TRICON
Один раз за цикл три главных процессора синхронизуются и обмениваются данными с двумя соседними через шину TRIBUS. TRIBUS производит мажоритарную выборку цифровых входных данных, сравнивает выходные данные и посылает копии аналоговых входных данных в каждый главный процессор. Главные процессоры выполняют программу управления и посылают выходную информацию, полученную в результате выполнения программы, в выходные модули. Кроме выборки входных данных TRICON проводит мажоритарную выборку выходных данных. Это делается на выходных модулях как можно ближе к процессу, чтобы выявить и скомпенсировать ошибки, которые могли возникнуть между выборкой TRIBUS и окончательным выходным сигналом, передаваемым в процесс.
Для каждого модуля ввода/вывода система может поддерживать дополнительный «горячий» запасной модуль, который принимает на себя процесс управления в случае выхода из строя первичного модуля. «Горячий» запасной модуль может также использоваться для проведения ремонта в оперативном режиме.
3.3. Модуль главного процессора
Система TRICON содержит три главных процессора (Main Processor, MP) для управления тремя каналами системы. Каждый главный процессор функционирует параллельно с двумя другими главными процессорами как член триады (рис.14).
Специальный коммуникационный процессор ввода/вывода (ЮС) на каждом главном процессоре управляет обменом данными между главным процессором и модулями ввода/вывода. Утроенная шина ввода/вывода расположена на задней панели шасси и переходит с одного шасси на другое через кабели шин ввода/вывода.
После опроса входного модуля новая порция входных данных поступает на главный процессор через соответствующий канал шины ввода/вывода. Входные данные от каждого входного модуля собираются в таблицу в главном процессоре и хранятся для использования при выборке.
Индивидуальная таблица входных данных каждого главного процессора передается соседнему главному процессору через патентованную шину TRIBUS. Во время этой передачи происходит мажоритарная выборка. TRIBUS использует программируемое устройство с прямым доступом к памяти для синхронизации, передачи, выборки и сравнения данных трех главных процессоров. Если обнаружена несогласованность, преимущество имеет сигнал, одинаковый в двух из трех таблиц, а в третью таблицу вносится соответствующее исправление. Однократное несоответствие, вызванное вариациями тактирования выборки, можно определить сравнением различающих данных. Каждый из трех независимых главных процессоров хранит в локальной памяти данные о необходимых коррекциях. Любое несовпадение отмечается флагом и в конце каждого цикла используется программой встроенного анализатора ошибок, для определения того, в каком из модулей возникла неисправность.
Рис.14. Архитектура главного процессора (модель 3006)
После того как TRIBUS переслал данные и была проведена коррекция входных данных в соответствии с мажоритарной выборкой, главные процессоры используют эти скорректированные данные в качестве входных данных программы управления (программа управления разрабатывается с помощью TRISTATION и загружается в главный процессор), 32-битный главный микропроцессор и математический сопроцессор выполняют программу управления параллельно с соседними модулями главных процессоров.
Программа управления генерирует таблицу выходных значений, базирующуюся на таблице входных значений, в соответствии с правилами, введенными пользователем. Процессор ЮС на каждом главном процессоре управляет пересылкой выходных данных в выходной модуль через шину ввода/вывода.
Используя таблицу выходных значений, коммуникационный процессор ввода/вывода создает таблицы, каждая из которых соответствует отдельному выходному модулю системы. Каждая таблица передается соответствующему каналу выходного модуля через шину ввода/вывода. Например, главный процессор А передает соответствующую таблицу в канал А каждого выходного модуля, через шину А ввода/вывода. Передача выходных данных имеет приоритет перед обычным сканированием всех модулей ввода/вывода.
Коммуникационный процессор ввода/вывода управляет обменом данными между главными процессорами и коммуникационными модулями, используя коммуникационную шину, которая поддерживает широковещательный механизм.
Модуль главного процессора питается от дублирующих блоков питания и шин питания главного шасси. Выход из строя одного модуля источника питания или одной шины питания не влияет на работоспособность системы.
