6. Зарисуйте и поясните работу схем, приведенных ниже.

6.1. Стандартный элемент ТТЛ (с логическим выходом)

Рис. Стандартный элемент ТТЛ (с логическим выходом)

6.2. Схемы логических выходов цифровых элементов

Рис. Схемы логических выходов цифровых элементов (а – выход элемента ТТЛ, б – выход элемента КМОП) и график изменения потребляемого ими тока в процессе переключения (в)

Примечание. На схеме б: Т1 – МОП-транзистор p-типа, Т2 – МОП-транзистор n-типа

6.3. Схема ТТЛ-инвертора с тремя состояниями выходного сигнала

(короткое название – трехстабильный элемент ТТЛ, не путать с элементом памяти)

Рис. Схема ТТЛ-инвертора с тремя состояниями выходного сигнала **!!визио

Таблица истинности ТТЛ-инвертора с тремя состояниями выходного сигнала

Входной сигнал	Разрешение	Выходной сигнал
0	0	1
1	0	0
0	1	Высокий импеданс (“обрыв”)
1	1

Сигнал управления элементом типа ТС (сигнал Разрешение на рис.) обычно обозначается как ОЕ (Output Enable). При наличии разрешения (в данной схеме ОЕ = 0) элемент работает как обычно, выполняя свою логическую операцию, а при его отсутствии (ОЕ = 1) переходит в состояние “отключено”. Вместо OE могут использоваться также обозначения этого входа V или VZ.

Варианты УГО инвертора с тремя состояниями выхода

Варианты УГО повторителя с тремя состояниями выхода

Пример – микросхема К155 ЛП8, содержащая 4 буферных элемента с ТС, т.е., с возможностью выхода на общую шину (без инверсии).

К155ЛП8

Рис. Микросхема К155 ЛП8

**!!z вверху

Рис. КМОП-инвертор с тремя состояниями выхода

6.4. Буферные элементы типа ТС для управляемой передачи сигналов

по различным линиям

В цифровых устройствах (ЦУ) широко используются буферные элементы типа ТС для управляемой передачи сигналов по тем или иным линиям. Буферы могут быть неинвертируюшими или инвертирующими, а сигналы ОЕ – H-активными или L-активными, что ведет к наличию четырех типов буферных каскадов, пока­занных на рис. В двух вариантах обозначений. Выходы типа ТС отмечаются в обозначениях элементов значком треуголь­ника, как на рис., или буквой Z (при выполнении документации с по­мощью устройств вывода ЭВМ).

Рис. Типы буферных каскадов с третьим состоянием

(В двух вариантах обозначений)

Выходы типа ТС можно соединять параллельно при условии, что в любой момент времени активным может быть только один из них. В этом случае отключенные выходы не мешают активному формировать сигналы в точке соединения выходов. Эта возможность позволяет применять элементы типа ТС в магистрально-модульных микропроцессорных и иных системах, где многие источники информации поочередно пользуются одной и той же ли­нией связи.

Элементы типа ТС сохраняют такие достоинства элементов с логическим выходом, как быстродействие и высокая нагрузочная способность. Поэтому они являются основными в указанных применениях. В то же время они тре­буют обязательного соблюдения условия отключения всех выходов, соеди­ненных параллельно, кроме одного, т. Е. условия ОЕ₁ + ОЕ₂ + … + OE_n ≤ l при объединении n выходов. Нарушение этого условия может привести даже к выходу из строя самих элементов. Кроме того, в отличие от выходов с от­крытым коллектором или стоком, выходы типа ТС не дают возможности выполнять операции монтажной логики.

Элементы типа ТС приобрели широкое распространение в современной схемотехнике, особенно в связи с массовым применением микропроцессорных сис­тем с их магистрально-модульными структурами. Однако, в самые последние годы положение изменилось в связи с появлением так называемых «систем на кристалле», в которых все части создаваемого устройства расположены на одном и том же кристалле. В них шины с тремя состояниями стали менее эффективными и задача поочередного использования одной и той же линии зачастую стала решаться иначе – с по­мощью мультиплексоров согласно принципу, показанному на рис.

Рис. Схема мультиплексируемой линии передачи, используемой несколькими источниками сигнала в режиме разделения времени