Лекція 23
Тема: Запам’ятовуючі пристрої
План.
Поняття ЗП. Призначення.
Основні параметри ЗП.
Класифікація ЗП.
Статичні ОЗП на біполярних транзисторах.
Статичні ОЗП на польових транзисторах.
Динамічні ОЗП.
1. Призначення та визначення ЗП. Однією з функціональних частин цифрових систем є запам’ятовуючі пристрої (ЗП), які служать для прийому, зберігання і видачі інформації.
Для короткочасного зберігання невеликих обсягів кодових слів зазвичай використовують регістри. При необхідності тривалого збереження і збереження великого обсягу інформації застосовують запам’ятовуючі пристрої, виконані на спеціалізованих ІС. Застосування ЗП дозволяє максимально спростити апаратну частину електронних пристроїв.
2. Основні параметри ЗП. Будь-який ЗП характеризується рядом параметрів. Розглянемо основні з них.
Ємність ЗП (М) – визначає максимально можливий об’єм інформації, що зберігається в ньому.
Одиницею виміру кількості інформації є 1 біт. Це кількість інформації, що відповідає одному розряду двійкового числа. Зазвичай інформація, що дорівнює 1 біту, зберігається в елементарному запам’ятовуючому елементі.
Динамічні характеристики ЗП в загальному випадку визначаються великим числом різноманітних часових параметрів, основними серед яких є час вибірки (звертання) і час циклів адресів в режимах читання та запису.
Часом вибірки tA називається інтервал часу між подачею на вхід пам’яті заданого сигналу та отриманням на виході даних, при умові, що всі останні сигнали подані.
Згідного даного визначення час вибірки можна визначити відносно будь-якого сигналу з необхідних для роботи пам’яті.
Часом циклу адреси в режимі запису (tCY(A)WR) називається мінімальний час співпадання сигналів на керуючих входах пам’яті, необхідне для надійного запису в неї інформації. Аналогічно для режиму зчитування визначається і tSY(A)RD.
Для надійної роботи ЗП необхідно дотримуватись окремих часових співвідношень між різними керуючими сигналами. Ці співвідношення задаються часом циклу (tSY), часом встановлення (tSU), тривалістю дії (tW) та часом збереження (tV).
Рисунок 23.1. – Типові часові діаграми роботи ЗП в режимах запису та зчитування
Під вказаними параметрами розуміють:
tSY – інтервал часу між початками сигналів на будь-якому керуючому вході ІС;
tSY, tV - інтервали, відповідно між початками та закінченнями двох різних керуючих сигналів;
tV – тривалість дії заданого сигналу керування.
Говорячи про швидкодію пам’яті, необхідно пам’ятати, що перш ніж зчитати інформацію, необхідно знайти її місце розташування в ЗП.
При розробці ЗП знайшов застосування метод довільного доступу, при якому час вибірки постійний і не залежить від місця розташування інформації в масиві.
3. Класифікація зп. За функціями, які виконуються, зп можна класифікувати на:
оперативні запам’ятовуючі пристрої (ОЗП);
постійні запам’ятовуючі пристрої (ПЗП).
Оперативні ЗП можуть бути виконані як статичними, так і динамічними. В статичних ОЗП записана інформація постійно зберігається у відведеному для неї місці і не порушується при її зчитуванні. Порушення інформації можливе лише при її вимушеному затиранні або при вимкненні напруги джерела живлення.
В динамічних ОЗП інформація . При цьому зчитування інформації супроводжується її порушенням. Для збереження інформації її необхідно записати знов.
Основними вимогами, що висуваються до ОЗП, є забезпечення максимально можливої швидкодії при заданому об’ємі та організації.
Для позначення на принципових електричних схемах ІС ОЗП використовують скорочення RAM (random access memory).
Постійні запам’ятовуючі пристрої призначені для збереження інформації, що залишається незмінною протягом всього часу експлуатації пристрою. Зазвичай це або незмінні послідовності кодів, що визначають алгоритми, за якими функціонує пристрій, або деякі константи, необхідні для виконання певних обчислень.
В залежності від можливості запису інформації ПЗП поділяють на три підкласи: масочні ПЗП програмовані ПЗП, репрограмовані ПЗП.
Для позначення на схемах електричних принципових ІС ПЗП використовують скорочення ROM (read only memory).
4. Статичні ОЗП на біполярних транзисторах. Статичні елементарні запам’ятовуючі комірки, що використовують біполярні транзистори, це досить дорогі пристрої, виконані на основі різноманітних тригерних елементах. На сьогоднішній день даний клас схем має найбільшу швидкодію. Розглянемо більш детально схемотехнічне рішення ЕЗК на біполярних транзисторах.
Рисунок 23.2. – Принципова електрична схема ЕЗК на біполярних транзисторах.
На рисунку 23.2 наведена принципова електрична схема ЕЗК на біполярних транзисторах. Даний елемент використовує технологію ТТЛ і призначений для застосування в ЗП з двовимірною адресацією. Його основу складають два інвертора, виконаних на трьохемітерних транзисторах VT1, VT2. Інвертори підключені послідовно та охоплені глибоким додатнім зворотнім зв’язком. Дві пари попарно об’єднаних емітерів транзисторів утворюють виводи вибірки елемента CS1 і CS2. Третя пара емітерів транзисторів утворює прямий Р1 та інверсний Р2 виходи елемента, які через вхідні опори підсилювача зчитування підключені до загальної шини.
В режимі зберігання на один або обидва виводи вибірки (CS1, CS2) ЕЗК подано напругу низького рівня, при цьому тригер, утворений інверторами, знаходиться в одному із стійких станів. Припустимо, що транзистор VT2 насичений, а VT1 зачинений. Весь струм насиченого транзистора VT1 замикається через один із виводів вибірки елемента на загальну шину. Тому в колі вихідного вивода Р1 струм відсутній і інформація з ЕЗК не надходить на вхід підсилювача зчитування (URвх.ус.= 0).
Для зчитування інформації на обидва входи вибірки елемента необхідно подати напругу високого рівня. При цьому єдиним шляхом протікання струму насичення транзистора залишається вихідний вивод Р1 ЕЗК. Цей струм утворює на вхідному опорі підсилювача зчитування напругу URвх.ус., полярність якої відповідає записаній в елемент інформації. Слід відмітити, що при зчитування з елемента інформації, вона губиться. При подачі на один або обидва входи вибірки напруги низького рівня тригер продовжує залишатися в тому ж стані.
При необхідності записати в елемент нову інформацію на нього також спочатку подаються сигнали вибірки. Після чого на зовнішніх шинах встановлюється полярність напруги, що відповідає новій інформації. Для випадку, що розглядається, на вхід Р1 подається напруга високого рівня, а на Р2 – низького рівня. При цьому так як всі кола протікання емітерного струму транзистора VT1 є розірваними, на його колекторі формується напруга високого рівня. Ця напруга насичує транзистор VT2, який формуючи на своєму колекторі напругу низького рівня, підтверджує зачинений стан транзистора VT1. В ЕЗК записується нова інформація. Після знімання з елемента сигналів вибірки нова інформація буде зберігатися в тригері до моменту наступного запису.
Якщо з багатоемітерних транзисторів елемента виключити по одному емітеру, то отримаємо елемент для ЗП з одномірною адресацією.
5. Статичні ОЗП на польових транзисторах. Застосування в ЕЗК статичних ОЗП польових транзисторів дозволяє отримати більш високу ступінь упаковки елементів, зменшити вартість та потужність, що споживається. Однак при цьому швидкодія ОЗП зменшується.
Побудову ЕЗК статичних ОЗП на польових транзистора розглянемо на прикладі елемента з одномірною адресацією. Його принципова електрична схема наведена на рисунку.
Рисунок 23.3. – Принципова електрична схема ЕЗК на польових транзисторах
Він також містить два інвертори, але виконаних на основі ключів з навантажувальним МДН-транзистором. За рахунок введення кола додатного зворотного зв’язку інвертори утворюють структуру тригера. Виходи цього тригера через попарно послідовно включені обмежуючі резистори R1 та R2 і транзистори VT5 та VT6 з’єднані з вихідними виводами Р1 та Р2 ЕЗК. Об’єднані затвори транзисторів VT5 та VT6 утворюють вивід вобірки елемента CS.
Припустимо, що в деякий момент часу транзистор VT1 відкритий, а транзистор VT2 запертий. Якщо на вхід вибірки подати напругу, достатню для отримання транзисторів VT5 та VT6, тригер фактично відключений від виходів Р1 та Р2 ЕЗК, і інформація на цих виходах відсутня. ЕЗК знаходиться в режимі зберігання.
Якщо на вхід вибірки подати напругу, достатню для обпирання транзисторів VT5 та VT6, інформація, що записана раніше в тригері, з’явиться на його виходах. В даному випадку на виводі Р1 з’явиться напруга низького, а на Р2 – високого рівнів. Ці напруги зчитуються підключеними до внутрішньої шини ІС підсилювачем зчитування.
Для запису нової інформації при умові вибірки потрібного елемента на виводах Р1 і Р2 підсилювачем запису формуються нові значення рівнів напруги. В даному випадку для зміни записаної раніше інформації необхідно на вхід Р1 подати напругу високого рівня, а на Р2 – низького рівня. Напругу низького рівня, шунтуючи транзистор VT2, знімає з затвора VT1 напругу, що підтримує його у відкритому стані; при цьому VT1 закривається. Напруга на його стоці зростає до напруги відчинення транзистора VT2. В результаті VT2 відчиняється, підтверджуючи тим самим зачинений стан транзистора VT1. В тригер записується нова інформація.