Лекція 13
Тема: Пірамідальні та матричні дешифратори. Дешифратори в інтегральному виконанні.
План.
1 Пірамідальний дешифратор.
2 Матричні дешифратори.
3 Двохступінчатий дешифратор на основі матричного.
4 Дешифратори в інтегральному виконанні.
1 Розглянутий у пункті 2 попереднього розділу (рисунок 12.3) дешифратор, одержаний з допомогою каскадного з’єднання двох дешифраторів з двома виходами і одним адресним входом, називається ще пірамідальним дешифратором.
На рисунку 13.1 подана функціональна схема пірамідального дешифратора з трьома каскадами, трьома входами і вісьма виходами.
Рисунок 13.1 – Функціональна схема трьох каскадного дешифратора
Його перевагою є те, що він використовує для своєї реалізації тільки 2 входи, а недоліком – затримка корисного сигналу на другому і третьому каскаді.
Такий дешифратор легко реалізується на схемах І з двома входами, в чому й полягає його основна перевага (див. рис. 13.2).
Рисунок 13.2 – Функціональна схема пірамідального дешифратора на схемах І з двома входами
2 Матричні дешифратори вирішують питання дешифрування багатозначних позиційних кодів, які подаються у вигляду матриць. На рисунку 13.3 подана функціональна схема дешифратора на 6 входів.
Рисунок 13.3 – Матричний дешифратор
Вхідні сигнали в матричному дешифраторі з’являються одночасно на одному із входів зверху і одному із входів зліва. Відповідно активізується одна із 9 схем І матриці і на її виході з’явиться 1. Кількість виходів і схем І в дешифраторі N = n∙k де n, k – число його входів. Кожному виходу відповідає одна з N двійкових функцій:
fy = xi∙yj; i = 1, 2…,k; j = 1,2,…,n; y = 1,2,…,N.
Для матричного дешифратора на рисунку 1 це будуть такі функції:
f1 = x1∙y1, f2 = x2∙y1, f3 = x3∙y1; f4 = x1∙y2, f5 = x2∙y2, f1 = x1∙y1;
f7 = x1∙y3, f8 = x2∙y3, f9 = x3∙y3.
Реалізується дешифратор на схемах І з двома входами. використовується в багатьох електронних пристроях, як, наприклад, в засобах відображення інформації.
3 Двохступінчатий дешифратор на основі матричного.
Перша ступінь має в своєму складі звичайні лінійні дешифратори DC1 и DC2, друга ж містить матричний дешифратор. Старші и молодші розряди вхідної кодової комбінації подаються в рівній чи близькій до неї кількості на дешифратори DC1, DC2 і дешифруються кожним із них окремо (див. рисунок 12.4). Сигнали з виходів дешифраторів DC1 і DC2 подаються на входи матричного дешифратора і активізують один із його виходів, що і є ознакою дешифрування вхідної кодової комбінації. Основною перевагою двохступінчатого матричного дешифратора являється простота його реалізації.
Рисунок 13.4 – Двохступінчатий дешифратор на основі матричного
4 Дешифратори в інтегральному виконуються на базі об’єднання матриць дешифраторів.
Розглянемо інтегральний дешифратор на базі інтегральної ТТЛ-схеми 7447А.
Умовне позначення для наявної в продажі інтегральної ТТЛ-схеми 7447А, що представляє собою дешифратор-формувач для перетворення двійково-десяткового коду в семисегментний наведено на рисунку 13.5(а)
Число, яке представлене в коді 8421 і підлягає декодуванню, подається на входи, позначені буквами D, С, В і А.
При подачі сигналу низького рівня вхід контролю світіння (LТ) активізує всі виходи від а до g.
При подачі такого ж збуджуючого сигналу на вхід гасіння (ВІ) забезпечується поява високих рівнів на всіх виходах, що викликає скидання колишніх показань індикатора.
При подачі сигналу низького рівня входів послідовного гасіння (RBІ) скидання індикатора здійснюється тільки в тому випадку, якщо на ньому висвітлені нулі.
Коли вхід RBІ активізується, вивід з позначенням BІ/RBO тимчасово стає виходом сигналу послідовного гасіння (RBO) і сигнал високого рівня на ньому змінюється сигналом низького рівня.
Нагадаємо, що "гасіння" означає припинення світіння усіх світлодіодів індикатора.
Усі сім виходів мікросхеми 7447А збуджуються сигналами низького рівня. Іншими словами, на цих виходах у нормальному стані мають місце високі рівні, що в активному стані змінюються низькими.
Принцип роботи дешифратора-формувача 7447А детально характеризується таблицею істинності, прикладеної до мікросхеми фірмою-виробником Texas Іnstгumеnts (рис. 13.5(б)) і наведеними нижче зауваженнями, зазначеними в таблиці цифрами 1 - 4.
Умовні позначення: Н-високий рівень; L-низький рівень; х -неробочі входи; ОN - включено; OFF - вимкнено.
Рисунок 13.5 – а) - умовне позначення мікросхеми дешифратора 7447А;
б) - таблиця істинності для дешифратора 7447А (надано фірмою Texas Іnstruments lnс.);
в) - зображення чисел на семисеrментному індикаторі.