Лекція 12

Тема: Одноступеневі та багатоступеневі дешифратори

План.

0. Одноступеневі або паралельні (лінійні) дешифратори.

1. Багатоступеневі(каскадні) дешифратори

1 Одноступеневі або паралельні (лінійні) дешифратори.

Поведінка дешифратора описується таблицею істинності, аналогічною до таблиці істинності шифратора, лише в ній вхідні і вихідні сигнали міняються місцями.

Розглянемо стан входів дешифратора.

У відповідності з даною таблицею, оскільки вихідний сигнал дорівнює одиниці лише на одному єдиному наборі вхідних змінних, алгоритм роботи дешифратора описується системою рівнянь виду

X₀ = Q₃Q₂Q₁Q₀,

X₁ = Q₃Q₂Q₁Q₀,

X₂ = Q₃Q₂Q₁Q_0.

Де Qi – значення логічної змінної на i-му вході пристрою.

Дешифратор, що реалізує таку ФАЛ є найбільш швидкодіючим і в той же час найскладнішим.

Такий дешифратор називається одноступеневим або паралельним.

Його структурна схема зображена на рисунку.

Рисунок 12.1 – Структурна схема паралельного(одноступеневого) дешифратора.

Приймаючи, що для реалізації обробки одного вхідного сигналу потрібна деяка умовна одиниця апаратних засобів, число одиниць таких засобів для n-розрядного дешифратора визначається виразом N_i = n2ⁿ.

Розглянемо стан виходів дешифратора.

Функціонування лінійного (прямокутного) дешифратора описується системою n логічних функцій fi , i = 0,1…,2n - 1 (див. табл. 1).

Таблиця 12.1 – Таблиця істинності лінійного дешифратора с n = 3 входами

На рисунку 12.2 наведена функціональна схема лінійного дешифратора для трьох вхідних змінних x1, x2, x3, які містять відповідно 2ⁿ = 8 виходів.

Рисунок 12.2 – Функціональна схема лінійного дешифратора

Аналітичне подання функцій виходу дешифратора f0,…f7 має вид:

2 Багатоступеневі(каскадні) дешифратори

Лінійні дешифратори є найбільш швидкодіючими. Однак їх реалізація з великою розрядністю вхідних слів утруднена, оскільки потрібно виготовити для однієї мікросхеми з n входами, яка виконує функції дешифратора, 2ⁿ контактних площадок для реалізації його виходів. А ще потрібні контактні площадки для входів, блока живлення, сигналів управління мікросхемою в цілому.

Тому часто ставиться задача виготовлення дешифратора з великим числом контактних площадок на основі мікросхем з обмеженою кількістю контактів.

Для цього схема дешифратора складається з декількох каскадів лінійних дешифраторів.

Найчастіше ця кількість дорівнює двом. При цьому перший каскад керує мікросхемами - дешифраторами другого каскаду, другий – мікросхемами - дешифраторами третього каскаду і т.д.

Якщо це двокаскадний дешифратор, то дешифратор першого каскаду, який один, і кожен з 4 дешифраторів другого каскаду дешифрує 2 вхідних розряди. Одночасно один з 4 виходів дешифратора першого каскаду дає дозвіл на роботу відповідного йому дешифратора другого каскаду. В результаті на одному з виходів цього дешифратора з’явиться сигнал.

На виходах інших трьох дешифраторів в цей час поява сигналів буде заборонена. Оскільки дешифраторів в другому каскаді 4, то сумарно дешифратор має 16 виходів (див. рисунок 12.3). При цьому тільки на одному з цих 16 виходів буде знаходиться одиничний сигнал.

Розглянемо більш детально роботу приведеної на рисунку 12.3 схеми. На дешифратора DC0 першого каскаду заведені розряди x1, x2 комбінації двійкового коду, яка дешифрується. Кожний з входів Е дешифраторів DC1 – DC4 зв’язаний з одним з виходів дешифратора DC4. Тому в кожний момент часу тільки один дешифратор, на який подається сигнал дозволу с дешифратора DC0, дешифрує вказані розряди. Тобто він дешифрує два молодших розряду x3, x4 вхідної кодової комбінації, які подаються на його адресні входи.

Рисунок 12.3 – Функціональна схема двокаскадного дешифратора

До кожного дешифратора другого каскаду можна підключити третій аналогічно з другим і т.д. і таким чином набрати схему, яка дешифрує двійкові комбінації будь-якою розрядності. Недоліком каскадного з’єднання дешифраторів є зростання часу роботи дешифратора, тому що на кожному каскаді дешифратора відбувається затримка вхідного сигналу.