- •Периферійні пристрої комп’ютерів. Вступ
- •Класифікація інтерфейсів периферійних пристроїв
- •Основні технічні характеристики інтерфейсів
- •Особливості логічної взаємодії типових інтерфейсів.
- •Інтерфейс загальна шина фірми dec
- •Алгоритм функціонування
- •Інтерфейс q-bus (мпі – міжмодульний паралельний інтерфейс)
- •Інтерфейс Multibus (isa)
- •Особливисті паралельного арбітражу
- •Інтерфейс eisa.
- •Інтерфейс rs-232c (Стик „с2”). Радіальний інтерфейс.
- •Ірі (Інтелектуальний периферійний інтерфейс)
Інтерфейс загальна шина фірми dec
Це магістральний, паралелельний, напівдуплексний, асинхронний інтерфейс. Інтерфейс магістральний, однак деякі лінії зв’язку реалізовані ланцюговим способом підключення. Інтерфейс паралелльний і за один такт передбачений обмін 2-ма байтами. Інтерфейс напівдуплексний і через шину даних реалізований обмін в двох напрямах в режимі розподілу часу. Інтерфейс асинхронний і функціонує в режимі запит-відповідь.
У
загальнену
структуру схеми з’єднань пристроїв з
використанням інтерфейсу загальна шина
можна подати рис.1
АРБ – схема арбітражу;
МОП – модуль основної пам’яті;
КВВ – канал вводу/виводу;
ПП – периферійний пристрій;
ПРУ – пристрій управління.
ШД включає 16 ліній звзку для безпосереднього обміну даними і додатково одну лінію звязку – контролю.
ША
включає
18 основних ліній зв´язку і
6
додаткових, які забезпечують організацію
сторінкової пам´яті. 18 основних адресних
ліній
нумерують адресний
простір
у
двійковому коді і забезпечує
= 256 Кбайт
адресів.
ШУ включає 16 ліній зв´язку (14 основних і 2 додаткові), які забезпечують керування безпосередніми операціями запису/читання, управління арбітражом та керування станом загальної шини.
Інтерфейс встановив, що на магістралі можуть бути активні і пасивні пристрої.
Активні пристрої мають можливість управляти магістраллю.
Пасивні пристрої виконують інструкції активного пристрою. У кожний момент часу магістраль може бути надана одному активному пристрою, який встановлює логічнийзв´язок з іншим пристроєм магістралі і взаємодія відбуваються тільки між двома пристроями. Інші пристрої або виконують локальні операції, або переходять в стан очікування.
Д
ля
усунення конфліктних ситуацій тут в
преше була започаткована
5-ти рівнева схема
арбітражу,
де один із рівнів реалізовує прямий
доступ до пам´яті, а 4 інші реалізовують
4-х рівневу схему
обслуговування пристроїв.
АРБ – сх.
ЗМТ – сигнал зайнятості магістралі.
ЗПД – захист прямого доступу.
ДПР – дозвіл прямого доступу.
ЗП 3 – запис 3-го рівня.
Д 3 – дозвіл 3-го рівня.
ЗП7 – дозвіл 7-го рівня.
КПД – контролер прямого доступу.
ПП 3 - пер. пристрій 3-го рівня.
Сигнал запиту під´єднує магістраль доступом, сигнал дозволу - ланцюговим, при чому найближчий до схеми арбітражу пристрій має найвищий пріоритет на даному рівні, а подальші пристрої зменшують свій пріоритет. Останній пристрій має найнижчий пріоритет на даному рівні. Встановлюється пріоритет між рівнями. Найвищий пріоритет має рівень прямого доступу, найнижчий – 7-ий рівень.
Алгоритм функціонування
Схема арбітражу працює тоді, коли магістраль вільна. Вона починає аналізувати стан запитів на кожному з рівнів. Якщо є запити на деяких рівнях, тоді схема арбітражу формує сигнал на найбільший пріоритет рівня.
Кожен з пристроїв, який формує запит на захопленій магістралі, розмикає перемикач у своєму пристрої на рівні ДПР.
Він формує сигнал захисту зайнятої магістралі ЗАГ, встановлює зв´язок з іншими пристоями на магістралі, і після обміну даними магістраль звільняється і наступний цикл обміну починається зі стану арбітражу.
Стандарт передбачає електричну, програмну та конструктивну сумісність пристроїв, тому його вимоги до підсилювачів передавачів та підсилювачів приймачів: max відстань не перевищує 15м., швидкість обміну для роботи пристроїв досягає до 8 Мб/сек.
Інтерфейс започаткував загальні принципи обміну інформацією в магістральних паралелльних інтерфейсах і більшість із цих загальних пристроїв використовується і в сучасних магістральних паралелльних більш продуктивних інтерфейсах.
