
- •Учебное пособие для лабораторных работ
- •По курсу:
- •Организация эвм и систем
- •Содержание
- •Инструкция по использованию программного обеспечения.
- •Описание языка mcl.
- •1. Описание языка mcl.
- •2. Алфавит.
- •7. Операции и выражения. Побитовые операции:
- •Операции сдвига:
- •8. Приоритеты и порядок выполнения операций:
- •9. Арифметические преобразования в выражениях.
- •10. Типы языка mcl.
- •11. Переменные языка mcl.
- •12. Операторы языка mcl. Оператор - формат:
- •Оператор - метка:
- •Оператор - безусловный переход: goто
- •Оператор - вызов подпрограммы: gosub
- •Оператор - возврат из подпрограммы: return
- •Оператор - условный оператор: if then
- •Оператор - оператор цикла: for to next
- •Оператор - пауза: pause
- •Оператор - вывод: write writeln
- •Оператор – ввод: read
- •14. Общие замечания.
- •Арифметико-логические устройства эвм и принципы их функционирования.
- •Лабораторная работа № 1. Моделирование функционирования алу при выполнении операции сложения/вычитания. Цель работы:
- •Алгоритм алгебраического сложения/вычитания двоичных чисел с фиксированной запятой при использовании дополнительного кода для представления слагаемых.
- •Моделирование функционирования алу.
- •Проверка на переполнение
- •Результат работы программы:
- •Контрольные вопросы.
- •Содержание отчета.
- •Варианты заданий.
- •Алгоритм умножения двоичных чисел с фиксированной запятой, представленных в дополнительном коде.
- •Моделирование функционирования алу при выполнении операции умножения чисел, представленных в прямом коде.
- •Моделирование функционирования алу при выполнении операции умножения чисел, представленных в дополнительном коде.
- •Контрольные вопросы.
- •Содержание отчета.
- •Варианты заданий.
- •Моделирование функционирования алу при выполнении операции деления методом с восстановлением остатка над числами, представленными в прямом коде.
- •2. Моделирование функционирования алу при выполнении операции деления методом без восстановления остатка над числами, представленными в прямом коде.
- •Контрольные вопросы.
- •Содержание отчета.
- •Варианты заданий.
- •Организация операционной части центрального процессора. Команды эвм.
- •Одноадресные команды.
- •Безадресные команды.
- •Способы адресации.
- •Микропрограмма и структурная схема операционной части цп при выполнении двухадресной команды формата регистр-регистр.
- •Примечания:
- •На рисунке 28 слева на графике расставлены вентили, которые в данной лабораторной работе не используются (они нужны для моделирования блока устройства управления);
- •Задание для выполнения лабораторной работы.
- •Содержание отчета.
- •Поэтапное выполнение программы (см. Файл буу.Mcl):
- •Примечание:
- •Задание для выполнения лабораторной работы.
- •Варианты заданий.
- •Лабораторная работа № 6. Моделирование функционирования селекторного канала.
- •Файл sk.Mcl.
- •Описание подпрограмм для моделирования селекторного канала, хранящихся в файле sk.Mcl. Подпрограмма k_u_k:
- •Подпрограмма w_reg:
- •Подпрограмма out_op:
- •Подпрограмма in_op:
- •Подпрограмма к_ор:
- •Подпрограмма w_op:
- •Подпрограмма z_rdu:
- •Подпрограмма zagr:
- •Задание.
- •Содержание отчета.
- •Пример результатов моделирования работы селекторного канала.
- •Варианты заданий для моделирования селекторного канала. Вариант номер 1
- •Вариант номер 2
- •Вариант номер 3
- •Вариант номер 4
- •Вариант номер 5
- •Вариант номер 6
- •Вариант номер 7
- •Вариант номер 8
- •Вариант номер 9
- •Вариант номер 10
- •Вариант номер 11
- •Вариант номер 12
- •Вариант номер 13
- •Вариант номер 14
- •Вариант номер 15
- •Лабораторная работа № 7. Моделирование функционирования мультиплексного канала.
- •Файл mk.Mcl.
- •Описание подпрограмм для моделирования мультиплексного канала, хранящихся в файле мk.Mcl. Подпрограммы k_u_k, оut_op, in_op и k_op:
- •Подпрограмма w_op:
- •Подпрограмма act:
- •Подпрограмма pas:
- •Подпрограмма w_pk:
- •Подпрограмма zagr2:
- •Задание.
- •Содержание отчета.
- •Пример результатов моделирования работы мультиплексного канала.
- •Варианты заданий для моделирования мультиплексного канала. Вариант номер 1
- •Вариант номер 2
- •Вариант номер 3
- •Вариант номер 4
- •Вариант номер 5
- •Вариант номер 6
- •Вариант номер 7
- •Вариант номер 8
- •Вариант номер 9
- •Вариант номер 10
- •Вариант номер 11
- •Вариант номер 12
- •Лабораторная работа № 8. Моделирование буферной памяти с признаковым обменом и сквозной записью. Сверхбыстродействующая кэш-память и ее моделирование.
- •Моделирование функционирования секторного буфера.
- •Выполнение работы.
- •Типы, используемые подпрограммами.
- •Используемые подпрограммы.
- •Исходные данные.
- •Содержание отчета.
- •Пример выполнения программы с признаковым обменом (файл cachesf.Mcl) для 1-го варианта:
- •Варианты заданий. Вариант 1
- •Вариант 2
- •Вариант 3
- •Вариант 4
- •Вариант 5
- •Вариант 6
- •Вариант 7
- •Вариант 8
- •Вариант 9
- •Вариант 10
- •Вариант 11
- •Вариант 12
- •Вариант 13
- •Вариант 14
- •Вариант 15
- •Лабораторная работа № 9. Моделирование буферной памяти с признаковым обменом и сквозной записью. Моделирование функционирования группо-ассоциативного буфера.
- •Выполнение работы.
- •Типы, используемые подпрограммами.
- •Содержание отчета.
- •Пример выполнения программы с признаковым обменом (файл cacheaf.Mcl) для 1-го варианта:
Контрольные вопросы.
Особенности выполнение операции деления чисел с фиксированной запятой, представленных в прямом коде.
Способы деления чисел с фиксированной запятой.
Состав и назначение основных регистров АЛУ для выполнения операции деления чисел с фиксированной запятой, представленных в прямом коде.
Содержание отчета.
Формулировка задания.
Структурная схема АЛУ для выполнения операции деления чисел с фиксированной запятой, представленных в прямом коде.
Блок-схема выполнения операции деления чисел с фиксированной запятой, представленных в прямом коде.
Программа на языке MCL, моделирующая выполнение операции деления чисел с фиксированной запятой, представленных в прямом код.
Результаты выполнения программы в виде распечатки содержимого поля для вывода текстовой информации и скриншота в момент завершения выполнения программы.
Варианты заданий.
Промоделировать работу АЛУ в системе MCL при выполнении операции деления в соответствие с номером варианта. Номера вариантов даны в таблице 3.
При написании программы рекомендуется использовать следующие обозначения:
TS – знак операции деления;
SCH - счетчик циклов;
R1 – регистр делителя;
R2, RB – регистр делимого;
R3, SM – регистры АЛУ для организации сдвига;
RC – регистр суммы АЛУ;
RA – регистр для формирования дополнительного и прямого кода делителя;
INP1,INP2 – входные регистры.
Разрядность регистров АЛУ принимается 8 бит. Число циклов деления равно разрядности операндов, т.е. восьми. При выполнении лабораторной работы для наглядности, необходимо печатать содержимое всех регистров АЛУ на каждом такте деления. Содержимое регистров должно быть представлено в двоичной форме, исходные значения операндов и результаты – в десятичной системе счисления.
Таблица 3. Варианты заданий для моделирования операции деления
Номер варианта |
Делимое |
Делитель |
1 |
20 -2322 1980 -1152 |
4 9 -36 -96 |
2 |
18 -1701 345 -1342 |
3 6 -15 -23 |
3 |
12 -1890 1872 -833 |
4 7 -36 -17 |
4 |
14 -999 720 -455 |
2 3 -45 -13 |
5 |
24 -1176 935 -2625 |
4 4 -11 -75 |
6 |
24 -2210 1368 -1012 |
8 8 -19 -23 |
7 |
32 -1768 2120 -1212 |
4 6 -40 -101 |
8 |
20 -2814 1701 -1363 |
5 10 -21 -29 |
9 |
18 -1089 3000 -720 |
6 4 -40 -24 |
10 |
20 -1008 3920 -1632 |
2 3 -49 -17 |
11 |
10 -1582 1290 -2997 |
5 6 -15 -81 |
12 |
12 -728 1288 -1593 |
2 2 -23 -27 |
13 |
15 -1432 980 -152 |
5 5 -36 -96 |
14 |
14 -1801 345 -1342 |
7 6 -15 -23 |
15 |
18 -1890 1872 -833 |
9 7 -36 -17 |
16 |
18 -1999 720 -455 |
2 7 -45 -13 |
17 |
36 -1200 935 -2625 |
9 4 -11 -75 |
18 |
21 -2565 1368 -1012 |
7 10 -19 -23 |
19 |
18 -1878 2120 -1212 |
9 7 -40 -101 |
20 |
9 -2345 1701 -1363 |
3 9 -21 -29 |
21 |
21 -1190 3000 -720 |
3 45 -40 -24 |
22 |
22 -1248 3920 -1632 |
11 4 -49 -17 |
23 |
22 -1792 1290 -2997 |
2 7 -15 -81 |
24 |
24 -538 1288 -1593 |
3 2 -23 -27 |
Лабораторная работа № 4.
Моделирование функционирования операционной части центрального процессора.
Цель работы:
изучение функционирования операционной части центрального процессора при выполнении команд с различными способами адресации.
Общие сведения.
Центральный процессор (ЦП) – это устройство, которое предназначается для непосредственной обработки данных и работает под управлением программ.
Основные узлы центрального процессора.
Арифметико-логическое устройство (АЛУ). Предназначается для выполнения арифметических и логических операций над данными.
В АЛУ выполняются операции с фиксированной точкой, с плавающей точкой, операции двоично – десятичной арифметики, логические операции, обработка алфавитно-цифровой информации.
Устройство управления (УУ) – предназначается для выработки управляющих сигналов, под воздействием которых выполняются машинные команды.
Основные этапы выполнения машинной команды.
1 этап: выбор машинной команды из памяти.
2 этап: дешифрация кода операции.
3 этап: формирование исполнительного адреса и выбор операндов.
4 этап: непосредственное выполнение операции в АЛУ.
5 этап: запись результата.
3) Регистры общего назначения (РОНы).
РОНы-это программно-адресуемые регистры, предназначаются для хранения операндов, результатов, а также для хранения индекса, базы, используются при вычислении адреса.
4) Управляющие регистры.
Счетчик команд (СК) – хранит адрес следующей выполняемой команды.
Регистр команд (РК) – хранит текущую выполняемую команду.
5) Вспомогательные блоки – к ним относится блок прерывания, блок связи центрального процессора (ЦП) и оперативной памяти (ОП), блок контроля и диагностики и т.д.
Центральный процессор (ЦП) состоит из: операционной части и устройства управления (УУ), где операционная часть центрального процессора включает в себя регистры, счетчики, сумматоры, дешифраторы и связи между ними и предназначена для выполнения микропрограмм.
Устройство управления служит для выработки управляющих сигналов, с помощью которых выполняется пересылка информации в операционной части. Другими словами УУ координирует работу всех устройств.