2.5 Інтерфейси мп систем

Інтерфейс - це комплекс засобів уніфікованого спряження компонентів МПС, який містить апаратні і алгоритмічні засоби; в склад апаратних засобів входять: система уніфікованих шин, сигналів і електронних схем; алгоритмічна частина - це алгоритм або протокол обміну, тобто сукупність правил взаємодії цих компонентів в процесі обміну інформації.

З огляду загальної задачі, яку вирішує інтерфейс, можна розглядати внутрішній і зовнішній (відносно МПС) інтерфейси.

Внутрішній інтерфейс - це організація спряження таких компонентів, як модулі пам’яті і порти вводу-виводу з шинами МП. Тут головне - синхронізація і керування шинами, а також вибір компонентів, які забезпечують своєчасну передачу даних між МП та іншими пристроями.

Зовнішній інтерфейс реалізує спряження частин МПС з зовнішніми компонентами, такими, як периферійні пристрої, канали передачі даних, контролери тощо; він не виходить безпосередньо на шини МПС і виконує функції перетворення зовнішніх сигналів будь-якої природи, в сигнали, які сумісні з сигналами на шинах, і обернене перетворення.

О сновними функціями інтерфейсу є: дешифрація адреси пристрою, дешифрація коду команди, зв’язаної зі зверненням до пам’яті або зовнішнього пристрою; синхронізація обміну інформації; узгодження формату слів; електричне узгодження сигналів і деякі інші функції.

Фізично інтерфейс будь-якого зовнішнього пристрою є сукупністю шин і електронних схем для формування сигналів, які проходять по цих шинах. Сигнали на шинах інтерфейсу електрично доступні всім зовнішнім пристроям, однак логіка роботи така, що в кожний момент часу тільки один компонент МПС може бути логічно зв’язаний з інтерфейсом і реагуватиме на його сигнали. Якщо декілька пристроїв вимагають обслуговування, то із них вибирають один з відповідно вищим пріоритетом.

Розглянемо організацію інтерфейсу МП систем з ПЗП та статичним ОЗП

ПЗП є найбільш простим у використанні пристроєм пам’яті, тому спочатку опишемо спряження ПЗП з МПС.

Потім розглянемо спряження статичного ОЗП двох видів:

1) із спільними лініями ВВ,

2) з роздільними лініями ВВ.

Потоки даних, що передаються при звертанні до пам’яті

Розглянемо зв’язок МП системи з трьома шинами з ПЗП або статичним ОЗП.

При розробці МП системи необхідно враховувати, по яких лініях передається інформація в різні моменти часу, тобто коли ці лінії знаходяться у збудженому стані.

Шлях потоку даних при виконанні операції запису даних в пам’ять наведено на рис. 2.7.

І – буфер даних

ІІ – шина даних

ІІІ – вхід пам’яті

Рисунок 2.7 - Шлях потоку даних при виконанні операції запису даних в пам’ять

Шлях потоку даних при виконанні операції читання даних з пам’яті наведено на рис. 2.8.

IV – двонаправлений буфер ШД

V – буфер пам’яті

VI – вихід пам’яті

Рисунок 2.8 - Шлях потоку даних при виконанні операції читання даних з пам’яті

Якщо МП система працює в режимі зчитування, то правильність проходження даних в системі можна перевірити, видаючи дані з джерела та контролюючи їх поступлення в приймач. Якщо дані не досягли приймача, то лінії зв’язку мають дефект.

Передача адреси та буферованих даних з ПЗП

Передача небуферованих даних здійснюється згідно рис. 2.9.

Рисунок 2.9 - Напрямок передачі адреси та даних при виконанні операції читання даних з ПЗП

Станом шини адрес (ША) на рис. 2.9 керує центральний процесор (ЦП), а станом шини даних (ШД) – ПЗП.

Розглянемо складніший випадок. Нехай є дві ПЗП: ПЗП1 і ПЗП2 (рис. 2.10). Лінії виводу даних цих пристроїв з’єднуються паралельно, тому вони не повинні одночасно здійснювати передачу даних.

Шина даних пам’яті є окремою шиною, яку при необхідності можна використовувати в МП системі. Вона сконструйована таким чином, що при видачі даних з ПЗП системна шина даних не збуджується. Максимальне навантаження на шину даних пам’яті створюється вхідними струмами її буферів та струмами з’єднаних з нею пристроїв.

I – сигнал вибору ПЗП1

II – сигнал вибору ПЗП2

III – шина даних пам’яті

IV – сигнал дозволу

V – буфер пам’яті

VI – системна шина пам’яті

Рисунок 2.10 - Передача даних при використанні 2-х окремих ПЗП

Якщо до системної ШД підключено багато паралельних навантажень, то загальний струм може бути більшим за 10мА. Більшість пристроїв пам’яті виробляє струми ≈ 1,6 мА. Щоб уникнути перевантаження виходів МС ЗП, виконується буферування ШД.

Коли по системній шині адреси поступає адреса пристрою пам’яті, то інформація з виходу вибраного ЗП подається на ШД пам’яті (рис. 2.10).

Схема формування сигналів дозволу звертання до пам’яті за допомогою дешифратора наведена на рис. 2.11.

Рисунок 2.11 - Схема формування сигналів дозволу звертання до пам’яті за допомогою дешифратора

Коли А12 – А8 = 0000 – то поступає на ПЗП 1,

А12 – А8 = 1000 – то поступає на ПЗП 2.

Розряди А8 – А12 – це розряди повної адреси пам’яті.

Адресний простір ПЗП1 містить адреси 000₁₆ – 7FF₁₆ - 2048 комірок пам’яті.

Адресний простір ПЗП2 містить адреси 800₁₆ – FFF₁₆ - 2048 комірок пам’яті.

Інформаційні виходи двох ПЗП з’єднані між собою:

від D0 ПЗП1 до D0 ПЗП2 і т.д.

За допомогою адресної шини вибирається в довільний момент тільки один ПЗП, на шину даних пам’яті, створену спільними виходами ПЗП, поступають тільки дані з одного ПЗП. Між ШД та системною ШД включають буфер даних (рис.2.12). Цей буфер виконує дві функції:

1) підвищує допустимий вихідний струм пам’яті, що дозволяє збуджувати системну ШД;

2) передає зчитувані з пам’яті дані тільки в ті моменти часу, коли МП готовий до їх прийому.

Рисунок 2.12 – Вибір ПЗП при звертанні до пам’яті за допомогою дешифратора

Передача небуферованих даних з ПЗП

Якщо допустимий вихідний струм ШД > 1мА, то зчитувані з пам’яті дані не треба буферувати і шина даних пам’яті не використовується. Виходи ПЗП об’єднуються так як вказувалось вище: D0 до D0, D1 до D1 і т. д.

Видача даних з пам’яті на системну ШД здійснюється тоді, коли МП готовий до прийому (рис. 2.13). Схеми логічного додавання (1) забезпечують видачу сигналів =0 тільки тоді, коли МП запитує дані. Аналогічна ситуація спостерігається при роботі ПЗП, в яких керуючі логічні елементи вмонтовані безпосередньо (рис.2.14).

Рисунок 2.13 – Передача небуферованих даних за допомогою керуючих логічних елементів

Рисунок 2.14 – Передача небуферованих даних за допомогою ПЗП з вбудованою керуючою логікою

Контрольні запитання до теми «структура пам’яті МП»

1. Що таке пам’ять МП?

2. Як поділяються ЗП МП?

3. Що відноситься до основних характеристик схем пам’яті та інтегральних схем пам’яті МП?

4. Що таке надоперативні і оперативні запам’ятовуючі пристрої?

5. Що таке кеш – пам'ять МП?

6. Що таке організація ОЗП і в чому вона полягає?

7. Як працюють ОЗП?

8. Як працюють ПЗП?

9. Як працює елемент пам’яті МП?

10. ЩО таке ПЛМ, як вони працюють і де використовуються?

11. Що таке запам’ятовуючі пристрої з послідовним доступом?

12. Які є способи нарощування ємності пам'яті МП?

13. Що таке інтерфейси МП систем?

14. Що таке внутрішній інтерфейс?

15. Що таке зовнішній інтерфейс?

Як організовуються потоки даних, що передаються при звертанні до пам’яті?

16. Описати шлях потоку даних при виконанні операції запису даних в пам’ять.

17. Описати шлях потоку даних при виконанні операції читання даних з пам’яті?

18. Описати передачу небуферованих даних.

Описати передачу даних при використанні 2-х окремих ПЗП.

19. Описати формування сигналів дозволу звертання до пам’яті за допомогою дешифратора.

20. Описати способи передачі небуферованих даних у МП.

21. Якими пристроями здійснюється вибір ПЗП при передачі небуферованих даних.