
- •Предисловие
- •Микропроцессоры. Общие сведения
- •Организация микропроцессоров
- •2. Организация микропроцессоров с фиксированными разрядностью и списком команд
- •Режимы адресации и система команд
- •3. Секционные микропроцессоры
- •Четырехразрядная микропроцессорная секция (цпэ) к1804вс1
- •Блок микропрограммного управления
- •Секции управления адресом микрокоманды к1804ву1
- •4. Методические указания к лабораторному практикуму
- •4.1. Микропроцессорные системы на основе однокристальных мп
- •4.1.1. Структура и режимы работы стенда тум1 (тренажер универсальный микропроцессорный)
- •4.1.2. Программа работы на стенде при изучении мпк серии к580
- •4.1.3. Разработка программ индивидуальных заданий
- •4.1.4. Знакомство с простейшими техническими средствами организации интерфейса микропроцессорных систем
- •4.2. Секционные (модульные) микропроцессоры с микропрограммным управлением серии к1804 с естественной, принудительной и стековой адресацией микрокоманд
- •4.2.1.Структура и режимы работы микротренажера мт2 1804
- •4.2.2. Программа работы на стенде мт1804
- •4.2.3 Изучение принципов построения простейших микроконтроллеров и их микропрограммирования на основе мпк серии к1804
- •4.2.4. Разработка функциональной схемы микропроцессорной системы на бис мпк к1804
- •Список литературы
- •Система команд микропроцессоров кр580 и к1821
- •П3.2.4. Управление моделью дорожного светофора.
- •П3.4.2. Умножение младшими разрядами вперед со сдвигом множимого влево и неподвижной σчп
- •П3.5. Деление программным способом
- •Порядок подготовки и проведения лабораторных нир
П3.4.2. Умножение младшими разрядами вперед со сдвигом множимого влево и неподвижной σчп
Схема умножения представлена на рис. П3.6. Особенностью данного способа умножения является необходимость использования регистра множимого и сумматора двойной длины по сравнению с длиной множителя.
Множимое
Множитель
– сдвиг множителя вправо, анализ выдвигаемого бита;
– если
выдвигаемый бит множителя равен 1,
Исходное формирование ΣЧП (суммирование двойной точности)
положение множимого – контроль числа циклов (цикл повторяется n раз
Сумматор
H
L
со сдвигом множимого влево и неподвижной ΣЧП
П3.4.3. Умножение старшими разрядами вперед со сдвигом ΣЧП влево и неподвижным множимым.
Схема умножения показана на рис. П3.7. Особенностью данного способа умножения является необходимость учета бита переноса, формируемого при сложении младшего слова ΣЧП и множимого. Если перенос равен 1, необходимо осуществлять инкремент старшего слова ΣЧП.
Множимое
Множитель
– сдвиг
ΣЧП
влево,
– сдвиг множителя влево, анализ выдвигаемого
Сумматор
– если
выдвигаемый бит множителя равен 1,
формирование
ΣЧП
с временным запоминанием
переноса;
– контроль числа циклов (цикл повторяется n раз
H
L
ΣЧП
Рис. П3.7. Умножение старшими разрядами вперед
со сдвигом ΣЧП влево и неподвижным множимым
Заметим, что при логических сдвигах множителя вправо или влево выход из цикла в алгоритмах П3.4.2 и П3.4.3 можно осуществить при нулевом значении множителя (при отсутствии значащих разрядов в множителе после очередного сдвига). В ряде случаев это может привести к сокращению временных затрат на реализацию умножения.
П3.4.4. Умножение старшими разрядами вперед со сдвигом множимого вправо и неподвижной ΣЧП
Схема умножения показана на рис. П3.8. Особенностью данного способа умножения является необходимость использования регистра множимого и сумматора двойной длины по сравнению с длиной множителя.
Множимое
Множитель
– сдвиг
множимого вправо;
Исходное – сдвиг множителя влево,
положение множимого анализ выдвигаемого бита;
– если
выдвигаемый бит множителя
Сумматор
равен
1, формирование ΣЧП;
– контроль числа циклов (цикл
повторяется n раз по числу
разрядов
множителя)
H
L
ΣЧП
Рис. П3.8. Умножение старшими разрядами вперед
со сдвигом множимого вправо и неподвижной ΣЧП