5 Формувач магістралі даних мікросистеми

Магістраль даних мікросистеми двонаправлена і поділена на дві частини по вісім розрядів, тому для її будови необхідно дві мікросхеми формувача магістралі

КР580ВА86. Схема формувача приведена на нижньому малюнку.

Основу і-го розряду формувача складають два потужних буфери з третім керованим станом на виході. Буфери мають взаємно протилежну передачу байтів даних. У випадку не вибірки мікросхеми лінії , знаходяться в третьому стані, що забезпечує доступ до магістралі даних від інших процесорів. Напрям передачі при роботі мікропроцесорної системи визначається станом сигналу на лінії . При високому рівні сигналу буфер прозорий по напряму від до і навпаки, при низькому рівні передача проходить від до . Таким чином, маніпулюючи керуванням по лінії вибору напрямку при умові вибору мікросхеми , можна визначати напрям передачі. Передбачається, що лінії підключаються безпосередньо до локальної магістралі даних, а лінії – до системної магістралі мікропроцесорної системи, тому навантажувальна спосібність ліній більша ніж ліній .

6 Системний контролер магістралі керування

Для погодження роботи головного мікропроцесора в максимальному режимі з системною магістраллю існує спеціалізована мікросхема системного контролера К1810ВГ88. Призначення мікросхеми полягає в сприйнятті від головного мікропроцесора стану інверсним кодом , який визначає тип поточного магістрального циклу. Мікропроцесор стан передає в контролер на останньому такті попереднього магістрального циклу, що забезпечує контролер інформацією для поточного циклу.

Таблиця 1 – Типи магістрального циклу мікросистеми

S2#	S1#	S0#	Cycle bus type
0	0	0	INTA
0	0	1	INPUT
0	1	0	OUTPUT
0	1	1	HLTA
1	0	0	INSTRUCTION_READ
1	0	1	MEMORY_READ
1	1	0	MEMORY_WRITE
1	1	1	PASSIVE_STATE

Існує сім типів циклу магістралі - INTA читання байту типу переривання від контролера переривання INPUT, OUTPUT- введення, виведення відповідно даних при передачі між акумулятором та портами HLTA - цикл зупинки мікропроцесора в результаті виконання команди зупинки INSTRUCTION_READ - читання програмної пам'яті для завантаження внутрішньої черги команд мікропроцесора MEMORY_READ, MEMORY_WRITE - цикли читання, запису відповідного основного, допоміжного та стекового сегментів фізичної пам’яті. Пасивний стан PASSIVE_STATE визначається всіма одиницями на лініях стану.

Структурно системний контролер складається з операційних обчислювальних пристроїв мікропроцесорного використання. Дешифратор стану перетворює код стану мікропроцесора в сигнали внутрішнього керування для забезпечення контролером відповідного типу цикла магістралі. Логіка управління контролером сприймає певні вхідні сигнали з метою забезпечення роботи контролера в відповідному режимі.

Сигнал тактування мікроконтролера є головною синхронізацією, забезпечує синхронізацію роботи усіх його пристроїв з робото головного мікропроцесора. В режимі роботи мікроконтролера системної шини усі сім командних сигнали дозволені при умові низького рівня сигналу на вхідній лінії . Сигнал дозволу адресації системного ресурсу зі сторони системної шини формує арбітр магістралі, який присутній в структурі. Ще один сигнал від арбітра магістралі дозволу командної магістралі в режимі системної шини , як і попередній, керує станом командних сигналів – читання та попереднє читання і запису пам'яті, читання та попереднє читання і запису портів, підтвердження в контролері переривань та читання байту типу переривання 

При низькому рівні на керуючій лінії усі сім ліній магістралі керування знаходяться в третьому стані. Усі описані сигнали та відповідні сигнальні лінії сприймає від зовнішніх пристроїв логіка керування мікроконтролера.

Режим роботи контролера шини введення виведення при умові генерується тільки чотири командних сигнали

Формування командних сигналів виконується в генераторі семи командних сигналів. Вмісті з цим, в генераторі сигналів керування формувачами магістралей даних та адреси завжди формуються на певних мікротактах магістрального циклу відповідні стробові імпульси. Строби дозволу та визначення напрямку передачі керують магістраллю даних. Спроб фіксації адреси в зовнішніх регістрах забезпечує демультиплексації локальної магістралі мікропроцесора адреси даних. В режимі системної магістралі контролер формує на циклі підтвердження переривання сигнал дозволу роботи основного контролера переривань, який знаходиться на локальній шині, а каскадно підпорядковані контролери знаходяться на системній шині. В режимі шини введення виведення на лінії присутній сигнал дозволу передачі даних шина – порти.

ВИСНОВКИ

Досвідчений фахівець в області структури мікропроцесорних пристроїв та архітектури комп’ютерних систем повинен бачити оригінальні рішення автора по висвітленню питань будови операційного обладнання головного мікропроцесора, яким є арифметико логічний пристрій. Арифметична дія по додаванню, відніманню або логічна операція виконується усього за три мікротакти головної синхронізації – один такт іде на додавання, а два такти на пересилки операндів та результату. Автор показав схемні ланцюги внутрішньої електроніки мікропроцесора формування вхідного та обчислення вихідного перенесень суматора арифметичного пристрою. Тонкощі в організації складних операційних елементів базовані на використанні математичного апарату логіки, частково це використання мультиплексора у якості формувача вхідного перенесення, заміні віднімання додаванням доповнення від’ємника та інше.

Цікавим в посібнику є будова та використання внутрішнього суматора адреси головного мікропроцесора, у якому обчислюється фізична адреса пам'яті. Визначення фізичної адреси по значенню логічної адреси є стандартним рішенням в будові сучасних потужних мікропроцесорів, які співпадають зі структурою та архітектурою процесорів родини Pentium. Складність та різноманітність способів адресацій визначилась певною структурою форматів команд головного мікропроцесора. Формування ефективної адреси в операційному пристрої проходить між термінами обчислень, які передбачені командами мікропроцесора. Звернута увага на будову електронних схем допоміжних елементів. Відноситься це до будови регістру – транслятору, на базі якого побудований формувач адреси, а також до організації мультиплексної передачі даних по обох напрямах через ліню зв’язку. Особливості в будові сучасних процесорів комп’ютерних систем базуються на досягненнях в використанні базового набору мікропроцесорного обладнання.

Викладач методист Комп’ютерних дисциплін спеціаліст вищої категорії

О.М. Бездітко

32