3 Організація системного генератора сигналів
Системний генератор К1810ГФ84 є спеціалізованою мікросхемою, яка забезпечує роботу на фізичному рівні головного мікропроцесора та деяких допоміжних мікропроцесорних пристроїв. Спеціалізація системного генератора на використання в мікропроцесорних системах з головним мікропроцесором К1810ВМ86 дозволила розмістити в структурі допоміжну логіку, яка забезпечує правильну роботу всієї комп’ютерної системі.
В системному генераторі формується сигнал апаратного скидання RESET по натисненню кнопки SA або після включення напруги живлення. Сигнал скидання в генераторі синхронізован серією тактових сигналів CLK, які поступають також в головний мікропроцесор. Для формування RESET необхідний допоміжний RC ланцюг. Внутрішній пороговий елемент забезпечує формування в тригер низького рівня на короткий термін часу, тому на виході завжди формується синхронно з тактовими сигналами сигнал скидання, термін дії якого визначається діапазоном (10-50) S.
Сигнал RESET скидає в ноль прапор дозволу маскованих переривань IF, переводить локальну магістраль та деякі виходи керування в третій стан. Після закінчення дії сигналу терміном у вісім тактів головної синхронізації в програмний лічильник завантажуються всі одиниці, скидаються в ноль усі сегментні регістри, спрацьовує механізм формування в суматорі фізичної адреси програмної пам'яті, процесор читає адресу 0FFFF0h.
Для роботи генератора необхідно підключити кварц до входів Х1, Х2 з частотою генерації 15 MHz, яка в генераторі ділиться на три до частоти основної синхронізації CLK 5 MHz. Основна синхронізація по іншому каналу ділиться ще на два. Частота 2,5 MHz сигналів PCLK типу меандр передається від генератора в зовнішні мікропроцесорні пристрої, які за цей рахунок синхронізовані з головним мікропроцесором. Для контролю роботи генератора використовують вихід , на якому діють сигнали осцилятора OSC. Сигнали основної синхронізації CLK, які сформовані після ділення на три, мають щільність три, а їх період існування є мікротактам або станом головного мікропроцесора.
Передбачена робота системного генератора від зовнішнього релаксатора, а також синхронізація декількох генераторів (якщо такі існують). З цією метою використовуються керуючі входи генератора F/ C, EFI, CSYNC.
Сигнал готовності READY, як і скиду в ноль, формує певна внутрішня логіка, він також внутрішнє синхронізован. Джерелом збудження формування готовності є зовнішні пристрої дешифрування адреси пам'яті чи портів. Генератор має два диз’юнктивно пов’язані між собою канали введення готовності. Кожен з каналів, у свою чергу, має дві лінії введення готовності RDY та дозволу адресної готовності AEN з активністю нульом.
Головний мікропроцесор на мікротакті Т3 кожного магістрального циклу тестує лінію READY з метою визначення готовності пристрою пам'яті чи порту читання або запису. Якщо на лінії готовності мікропроцесора високий рівень напруги, він виконує запис або читання адресованого об’єкту, після цього тактом Т4 завершає поточний цикл магістралі. У випадку неготовності зовнішнього пристрою до обміну даними зі швидко діючим мікропроцесором між третім та четвертим тактами вкладаються такти TW очікування готовності, число яких може бути безмежним.
Механізм готовності, який запроваджено в архітектуру головного мікропроцесора, синхронізує роботу процесорного модуля з повільними пристроями пам'яті чи портів. За рахунок цього механізму головний мікропроцесор є мікропроцесором асинхронного типу, коли кожна обчислювальна дія виконується за термін необхідного часу.