Микроархитектура процессора

В заключении, на примере процессора Pentium II, типичного процессора CISC-архитектуры, но с элементами RISC кратко рассмотрим основные черты реального процессора IA-32.

Мост

PCI

ОП

Кэш 2-го

уровня

512 Кбайт

Внутрисистемный интерфейс

Шина PCI

шина памяти

Кэш 1-го

уровня

команд

Кэш 1-го

уровня

данных

Локальная шина кэш-памяти Локальная шина связи с мостом

Устройство Управления и Операционные Устройства

Блок Блок Блок

вызова и отправки возврата

декодирования выполнения (ОУ)

Конвейер – 7 стадий Блок 1 Блок 2 Блок 3 Регистровый

АЛУ FPU ММХ файл РОН

Контроллер прерываний Контроллер ПДП

Re Order Buffer – буфер перестройки команд (планировщик, предварительная выборка)

Рис. 6.4 Архитектура процессора Pentium II

Pentium II – один из процессоров семейства Intel. Он содержит ту же архитектуру системы команд, что и 80486, Pentium, Pentium Pro, однако с точки зрения аппаратного обеспечения, он представляет собой нечто большее. Действительно, он может обращаться к 64 Гбайт физической памяти, передавать данные в память и из памяти блоками по 64 бита, хотя и является 32-разрядной машиной. Более того, Pentium II является суперскалярным процессором. Pentium II имеет двухуровневую кэш-память с полной Гарвардской архитектурой. Кэш первого уровня содержит 16 Кбайт для команд и 16 Кбайт для данных, а кэш-память второго уровня содержит 512 Кбайт команд и данных, который располагается на отдельной микросхеме. Строка кэша состоит из 32 байт и работает на частоте процессора, тактовая частота кэша второго уровня в два раза меньше. На рисунке 6.4 показаны основные компоненты центрального процессора:

Устройство Управления - вызывает команды из памяти, определяет их тип (декодирует), интерпретирует эти команды (ПЗУ – интерпретатор) и организует обращение к памяти (поиск операндов, запись результатов и т.д.), обрабатывает поступающие на процессор запросы на прерывание, управляет прямым доступом к памяти (ПДП), служит для временного отключения процессора от внешних шин и организации прямого доступа к памяти различным устройствам ввода/вывода;

УУ содержит - блок вызова/декодирования, блок отправки/выполнения и блок возврата, которые вместе действуют как конвейер высокого уровня. Эти три блока обмениваются данными через пул команд - Re Order Buffer (буфер перестройки, переупорядочивания команд). Если говорить кратко, блок вызова/декодирования вызывает команды и разбивает их на микрооперации для хранения в ROB, блок отправки/выполнения получает микрооперации из буфера и выполняет их, блок возврата завершает выполнение каждой операции и обновляет регистры.

Блок вызова/декодирования содержит семи стадийный конвейер: блок выборки строк кэш памяти, декодер длины команд и блок выравнивания команд (поскольку в наборе команд Intel содержатся команды разной длины и разного формата), блок декодирования (превращение каждой команды IA-32 в одну или несколько микроопераций), декодирующий за один цикл три команды. Далее блок формирования очереди микроопераций выстраивает очередь, прогнозирует ветвление

Блок отправки/выполнения содержит в своем составе блоки выполнения операций над целыми числами - АЛУ, блоки выполнения операций над числами с плавающей точкой- FPU и блоки выполнения команд ММХ (мультимедийная обработка данных).

Блок возврата содержит в своем составе большой регистровый файл, в регистрах которого хранятся значения завершенных команд, промежуточные результаты и т.д. Pentium II поддерживает процедуру спекулятивного выполнения, поэтому некоторые команды будут выполнятся напрасно, и их результаты никуда не нужно сбрасывать.

Внутрисистемный интерфейс или интерфейс магистрали – реализует протоколы обмена ЦПУ с памятью компьютера, контроллерами устройств ввода/вывода, управляется контроллером магистрали. Система локальных шин и интерфейсов связывает ЦП с кэш-памятью второго уровня и мостом PCI, который играет важную роль в коммуникации обрабатываемых данных.

Контроллер прерываний обрабатывает поступающий запрос на прерывание (насильственный перевод процессора с выполнения текущей программы на выполнение экстренно необходимой программы), определяет адрес начала программы обработки прерывания и возвращения к текущей программе.

Контроллер ПДП служит для временного отключения процессора от магистрали и предоставления прямого доступа к памяти внешнему устройству.

Регистровая сверхбыстродействующая память регистровый файл, регистровая память, содержащая: специальные регистры (счетчик команд, регистр команд, регистр данных и т.д.) и регистры общего назначения (РОН)– память для временного хранения операндов, сегментные регистры для организации логической памяти.

Лекция 6 (в) Архитектура системы команд

Системой команд вычислительной машины называют полный перечень команд, которые способна выполнять данная ВМ. В свою очередь, под архитектурой системы команд (АСК) принято определять те средства вычислительной машины, которые видны и доступны программисту.

Общая характеристика архитектуры системы команд вычислительной машины складывается из ответов на следующие вопросы:

1. Какого вида данные будут представлены в вычислительной машине и в какой форме?

2. Где эти данные могут храниться помимо основной памяти?

3. Каким образом будет осуществляться доступ к данным?

4. Какие операции могут быть выполнены над данными?

5. Сколько операндов может присутствовать в команде?

6. Как будет определяться адрес очередной команды?

7. Каким образом будут закодированы команды?

Классификация

Сложившуюся на настоящий момент ситуацию в области АСК иллюстрирует рисунок.

Архитектура системы команд - АСК

Аккумуляторная

Стековая

Регистровая

CISC

Архитектура с выделенным доступом к памяти

RISC

АСК с безоперандным набором команд - ROSC

АСК с командными словами сверхбольшой длины - VLIW

Среди мотивов, чаще всего предопределяющих переход к новому типу АСК, остановимся на двух наиболее существенных. Первый - это состав операций, выполняемых вычислительной машиной, и их сложность. Второй - место хранения операндов, что влияет на количество и длину адресов, указываемых в адресной части команд обработки данных. Пытаясь преодолеть семантический разрыв между сложными языками высокого уровня и простыми языками машинных операций, разработчики вычислительных машин в настоящее время выбирают один из трех подходов и, соответственно, один из трех типов АСК:

• архитектуру с полным набором команд: CISC (Complex Instruction Set Computer);

• архитектуру с сокращенным набором команд: RISC (Reduced Instruction Set Computer);

• архитектуру с командными словами сверхбольшой длины: (Very Long Instruction Word).

В вычислительных машинах типа CISC проблема семантического разрыва решается счет расширения системы команд, дополнения ее сложными командами, семантически аналогичными операторам ЯВУ. Основоположником CISC-архитектуры считается компания IBM, которая начала применять данный подход с семейства машин IBM 360 и продолжает его в своих мощных современных универсальных ВМ, таких как IBM ES/9000. Аналогичный подход характерен и для компании Intel в ее микропроцессорах серии 8086 и Pentium.

Для CISC-архитектуры типичны:

• наличие в процессоре сравнительно небольшого числа регистров общего назначения;

• большое количество машинных команд, некоторые из них аппаратно реализуют сложные операторы ЯВУ;

• разнообразие способов адресации операндов;

• множество форматов команд различной разрядности;

• наличие команд, где обработка совмещается с обращением к памяти.

К типу CISC можно отнести практически все ВМ, выпускавшиеся до середины 1980-х годов, и значительную часть производящихся в настоящее время. Рассмотренный способ решения проблемы семантического разрыва вместе с тем ведет к усложнению аппаратуры ВМ, главным образом устройства управления, что, в свою очередь, негативно сказывается на производительности ВМ в целом.

Анализ результатов исследований привел к серьезному пересмотру традиционных решений, следствием чего стало появление RISC-архитектуры. Идея заключается в ограничении списка команд ВМ наиболее часто используемыми простейшими командами, оперирующими данными, размещенными только в регистрах процессорах. Обращение к памяти допускается лишь с помощью специальных команд чтения и резко уменьшено количество форматов команд и способов указания адресов операндов. Сокращение числа форматов команд и их простота, использование ограниченного количества способов адресации, отделение операций обработки данных от операций обращения к памяти позволяет существенно упростить аппаратные средства ВМ и повысить их быстродействие. Элементы RISC-архитектуры впервые появились в вычислительных машинах CDC 6600 и суперЭВМ компании Cray Research. Достаточно успешно реализуется RISC-архитектура и в современных ВМ, например, в процессорах Alpha фирмы DEC, серии РА фирмы Hewlett-Packard, семействе PowerPC и т. п.

Отметим, что в последних микропроцессорах фирмы Intel и AMD широко используются идеи, свойственные RISC-архитектуре, так что многие различия между CISC и RISC постепенно стираются.

Помимо CISC- и RISC-архитектур в общей классификации был упомянут еще один тип АСК - архитектура с командными словами сверхбольшой длины (VLIW). Концепция VLIW базируется на RISC-архитектуре, где несколько простых RISC-команд объединяются в одну сверхдлинную команду и выполняются параллельно. В плане АСК архитектура VLIW сравнительно мало отличается от RISC. Появился лишь дополнительный уровень параллелизма вычислений, в силу чего архитектуру VLIW логичнее адресовать не к вычислительным машинам, а к вычислительным системам.

Количество команд и их сложность, безусловно, являются важнейшими факторами, однако не меньшую роль при выборе АСК играет ответ на вопрос о том, где могут храниться операнды и каким образом к ним осуществляется доступ. С этих позиций различают следующие виды архитектур системы команд:

• стековую;

• аккумуляторную;

• регистровую;

• с выделенным доступом к памяти.

Выбор той или иной архитектуры влияет на принципиальные моменты: сколько адресов будет содержать часть команд, какова будет длина этих адресов, насколько просто будет происходить доступ к операндам и какой, в конечном итоге, будет общая длина команд:

Стековая архитектура

Стек образует множество логически взаимосвязанных ячеек, взаимодействующих по принципу «последним вошел, первым вышел» (Last In First Out). Верхнюю ячейку называют вершиной стека. Для работы со стеком предусмотрены две операции: push (проталкивание данных в стек) и рор (выталкивание данных из стека). Запись возможна только в верхнюю ячейку стека, при этом вся хранящаяся в стеке информация предварительно проталкивается на одну позицию вниз. Чтение допустимо также только из вершины стека. Извлеченная информация удаляется из стека, а оставшееся его содержимое продвигается вверх. Несомненным достоинством стековой организации памяти является то, что находит применение безадресное кодирование команд. Обращение к ячейкам такой памяти производится последовательно с помощью специального указателя стека (УС), определяющего рабочую в данный момент ячейку. Каждая ячейка снабжена тэгом – специальным признаком хранимой информации. Такая ЭВМ имеет структуру, представленную на рисунке. В ее состав помимо АЛУ входят два специальных буферных регистра РР1 и РР2. Здесь значение тэгов следующее: Op – в данной ячейке хранится операнд, C – признак наличия в ячейке кода операции.

Проиллюстрируем работу такой ЭВМ на примере вычисления выражения ((a + b) * c - d) / e. На первых двух тактах работы из памяти извлекаются операнды a и b и помещаются в рабочие регистры РР1 и РР2. Считав следующую ячейку стековой памяти, устройство управления по ее тэгу определяет, что данная информация представляет собой код операции. Этот код направляется в АЛУ, где и проводится сложение хранящихся в регистрах операндов с записью результата в один из рабочих регистров. Так как в следующей ячейке хранится операнд, то он направляется в РР1, свободный от записанного результата. После этого производится выполнение следующей операции и так далее. Такая структура ЭВМ обеспечивает высокое быстродействие, но требует весьма сложного программирования. Последнее время возродился интерес к стековой архитектуре ВМ. Связано это с популярностью языка Java и расширением сферы применения языка Forth, семантике которых наиболее близка именно стековая архитектура. Среди современных ВМ со стековой АСК можно упомянуть машины JEM 1 и JEM 2 компании Systems и Clip фирмы Особо следует отметить стековую машину IGNITE компании Patriot tist, которую ее авторы считают представителем нового вида АСК — архитектурой с безоперандным набором команд. Для обозначения таких ВМ они предлагают аббревиатуру ROSC (Removed Operand Set Computer). ROSC-архитектура заложена и в некоторые российские проекты, например разработки ИТФ Строго говоря, по своей сути мало отличается от традиционной архитектуры на базе стека, и выделение ее в отдельный вид представляется не вполне обоснованным.

Аккумуляторная архитектура

Архитектура на базе аккумулятора исторически возникла одной из первых. В ней для хранения одного из операндов арифметической или логической операции в процессоре имеется выделенный регистр — аккумулятор. В этот же регистр заносится и результат операции. Поскольку адрес одного из операндов предопределен, в командах обработки достаточно явно указать местоположение только второго операнда. Изначально оба операнда хранятся в основной памяти, и до выполнения операции один из них нужно загрузить в аккумулятор. После выполнения команды обработки результат находится в аккумуляторе и, если он не является операндом для последующей команды, его требуется сохранить в ячейке памяти.

R 2

Регистр адреса

УУ/ПЗУ

Регистр команд

ШИНА адреса

ШИНА ШИНА

д

JK_n JK₀

анных команд

Q Q

SM

R 1

Рис.6.4 Схема аккумуляторного ОУ для одноадресной команды

Рассмотрим работу ОУ с аккумуляторной архитектурой на примере выполнения одноадресной инструкции – ADD.

Шаг 1 – Выборка (вызов) команды – на шину адреса подается начальный адрес программы сложения в ОП, команда появляется на шине команд и заносится в регистр команд.

Шаг 2 - Декодирование команды – определяется начальный адрес ассемблерной микропрограммы в ПЗУ устройства управления (в ПЗУ производитель процессора занес оттранслированную (компилированную) версию команды Add, которая представляет собой микропрограмму, занимающую несколько строк), при этом происходит настройка ОУ.

Шаг 3. Выборка операнда – УУ выставляет на шине адреса адрес первого операнда – Х1, который и появляется ни шине данных, а затем заносится в регистр R2.

Шаг 4. Исполнение – реализуется операция пересылки операнда Х1 в регистр аккумулятор АЛУ или в ассемблерном формате – R1:=R1`+R2 (только на 4^ом шаге появилась одна переменная).

Шаг 5. Выборка операнда – УУ выставляет на шине адреса адрес второго операнда – Х2, который и появляется ни шине данных, а затем заносится в регистр R2. Сейчас ситуация следующая, в R1 (а значит на входе сумматора АЛУ) лежит операнд Х1, а в регистре R2 лежит операнд Х2. мы готовы произвести нашу арифметическую операцию сложения.

Шаг 6. Исполнение – реализуется операция R1:=R1+R2, т.е. мы суммируем содержимое двух регистров и пересылаем результат в аккумулятор АЛУ, т.е. в регистр R1.

Шаг 7. Запись результата – [A_sum ]:=R1, т.е. содержимое (сумма Х1 и Х2) пересылается в ОП по адресу, находящемуся в ПЗУ устройства управления.

Для загрузки в аккумулятор содержимого ячейки х предусмотрена команда загрузки Load. По этой команде информация считывается из ячейки памяти и происходит занесение считанных данных в аккумулятор. Запись содержимого аккумулятора в ячейку памяти осуществляется командой сохранения Store, при выполнении которой выходы аккумулятора подключаются к шине, после чего информация с шины записывается в память. Для выполнения операции в АЛУ производится считывание одного из операндов из памяти в регистр данных R2. Второй операнд находится в аккумуляторе – R1. Выходы регистра данных и аккумулятора подключаются к соответствующим входам АЛУ. По окончании предписанной операции результат с выхода АЛУ заносится в аккумулятор.

Достоинствами аккумуляторной АСК можно считать короткие команды и простоту декодирования команд. Однако наличие всего одного регистра порождает многократные обращения к основной памяти.

Регистровая архитектура

В машинах данного типа процессор включает в себя массив регистров (регистровый файл), известных как регистры общего назначения (РОН). Эти регистры, в каком-то смысле, можно рассматривать как явно управляемый кэш для хранения недавно использовавшихся данных. Размер регистров обычно фиксирован и совпадает с размером машинного слова. К любому регистру можно обратиться, указав его номер. Количество РОН в архитектурах типа CISC обычно невелико (от 8 до 32), и для представления номера конкретного регистра необходимо не более пяти разрядов, благодаря чему в адресной части команд обработки допустимо одновременно указать номера двух, а зачастую и трех регистров (двух регистров операндов и регистра результата). использование существенно большего числа РОН (до нескольких сотен), однако типичная для таких ВМ длина команды (обычно 32 разряда) позволяет определить в команде до трех регистров. Регистровая архитектура допускает расположение операндов в одной из двух запоминающих сред: основной памяти или регистрах. С учетом возможного размещения операндов в рамках регистровых АСК выделяют три подвида команд обработки:

• регистр-регистр;

• регистр-память;

• память-память.

В варианте «регистр-регистр» операнды могут находиться только в регистрах. В них же засылается и результат. Подтип «регистр-память» предполагает, что один из операндов размещается в регистре, а второй в основной памяти. Результат обычно замещает один из операндов. В командах типа «память-память» оба операнда хранятся в основной памяти. Результат заносится в память. Каждому из вариантов свойственны свои достоинства и недостатки

Вариант «регистр-регистр» является основным в вычислительных машинах типа RISC. Команды типа «регистр-память» характерны для CISC-машин. Наконец, вариант «память-память» считается неэффективным, хотя и остается в наиболее сложных моделях машин класса CISC. Операции загрузки регистров из памяти и сохранения содержимого регистров в памяти идентичны таким же операциям с аккумулятором. Отличие состоит в этапе выбора нужного регистра, обеспечиваемого соответствующими селекторами.

Выполнение операции в АЛУ включает в себя:

• выбор регистра первого операнда;

• определение расположения второго операнда (память или регистр);

• подачу на вход АЛУ операндов и выполнение операции;

• выбор регистра результата и занесение в него результата операции из АЛУ.

Обратим внимание на то, что между АЛУ и регистровым файлом должны быть мере три шины.

Архитектура с выделенным доступом к памяти

В архитектуре с выделенным доступом к памяти обращение к основной памяти возможно только с помощью двух специальных команд: load и store. В английской транскрипции данную архитектуру называют Load/Store architecture. Команда load (загрузка) обеспечивает считывание значения из основной памяти и занесение его в регистр процессора (в команде обычно указывается адрес ячейки памяти и номер регистра). Пересылка информации в противоположном направлении производится командой store (сохранение). Операнды во всех командах обработки информации могут находиться только в регистрах процессора (чаще всего в регистрах общего назначения). Результат операции также заносится в регистр. В архитектуре отсутствуют команды обработки, допускающие прямое обращение к основной памяти. Допускается наличие в АСК ограниченного числа команд, где операнд является частью кода команды. Операция ЗАГРУЗКА пересылает в процессор копию содержимого памяти. Операция СОХРАНЕНИЯ пересылает в память элемент данных, уничтожая предыдущие данные, хранившиеся по этому адресу. АСК с выделенным доступом к памяти характерна для всех вычислительных машин с RISC-архитектурой. Команды в таких ВМ, как правило, имеют длину 32 бита и трехадресный формат. В качестве примеров вычислительных машин с выделенным доступом к памяти можно отметить HP PA-RISC, IBM RS/6000, SPARC, MIPS R4000, DEC Alpha и т. д. К достоинствам АСК следует отнести простоту декодирования и исполнения команды.