27. Двійково-десятковий синхронний лічильник.
Лічильником називають послідовнісний цифровий пристрій, призначений для підрахунку та запам’ятовування числа імпульсів, поданих на його лічильний вхід.
До синхронних (паралельних) лічильників відносяться лічильники, в яких переключення розрядів відбувається одночасно, незалежно від віддаленості розряду від лічильного входу. Це досягається подаванням на всі тригери синхронізуючих імпульсів, які додатнім або від’ємним перепадом викликають переключення тригерів у відповідності із логікою роботи лічильника. Завдяки такій синхронізації досягається мінімальний час встановлення лічильника, який не перевищує час встановлення одного тригера, чим забезпечується максимальна частота зміни станів лічильника. Хибних станів тут немає. До 2-10 синхронних лічильників належать: ИЕ-9, ИЕ-20.
Функціональна схема синхронного двійково-десяткового лічильника
28. Пмл. Схема макрокомірки.
На відміну від програмованих логічних матриць (ПЛМ, PLA) у програмованих матриць логіки (ПМЛ, PAL - Programmable Array Logic) на кожний елемент АБО заведено виходи не всіх елементів І. Найчастіше елементи І розділені нарівно між елементами АБО, входи елементів АБО запрограмовані в процесі виробництва.
ПМЛ складається з чотирьох основних частин:
набору (матриці) інверторів вхідних сигналів;
набору (матриці) програмованих елементів І
набору (матриці) непрограмованих елементів АБО
набору (матриці) інверторів зворотніх зв’язків.
Під час програмування ПМЛ користувач має можливість забирати зайві сигнали тільки з входів елементів І. На ПМЛ зручно реалізовувати мінімізовані за "1" ДНФ набору функцій. Для їхньої реалізації необхідно завести на входи ПМЛ усі змінні, з яких формуються функції, кожній з функцій поставити у відповідність один з виходів ПМЛ і скласти таблицю прошиття.
29. Реконфігурована матрична логіка (fpga).
Програмовані користувачем вентильні матриці топологічно похожі на канальні базові матричні кристали. В їх внутрішній області розташовано багато регулярно розташованих ідентичних конфігурованих логічних блоків (КЛБ), між якими проходять трасовочні канали, а на переферії кристалу розташовані блоки вводу/виводу. Найвідоміші виробники: Xilinx (Spartan), Actel (ACT1, 1200XL, ACT3). В якості КЛБ використовуються:
Транзисторні пари, прості логічні вентилі І-НІ, АБО-НІ (SLC - Simple Logic Cells)
Логічні модулі на основі мультиплексорів
Логічні модулі на основі програмованих ПЗП (LUTs - Look-Up Tables)
Характеристичні параметри:
зернистість
функціональність
Дрібнозернисті КЛБ володіють високою гнучкістю в використанні, можливістю відтворення функцій різними способами, що забезпечує гнучкість в відношенні «площа кристалу - швидкодія», і забезпечує складність в системі міжз’єднань. Підключаючи до входів КЛБ змінні і константи можна дістати всі функції 2,3-ох змінних, деякі функції 4-8 змінних. В загальному получається 702 різних варіанта змінних.
В FPGA з тригерною пам’яттю застосовують крупнозернисті блоки. В таких блоках реалізуються складніші функції, що призводить до спрощення програмування міжз’єднань, але це призводить до втрат площі кристалу і зменьшенню швидкодії.
Табличні перетворювачі являють собою
ППЗП, в яких аргументи логічної функції
служать адресою. Відтворюється любі
функції числа аргументів n
при організації пам’яті 2n*1.
Число відтворюваних функцій
Лінії зв’язку в FPGA як правило сегментовані, сегменти різної довжини і з’єднані між собою програмованим елементом зв’язку (ключами), які представлені у вигляді RC-ланок. Використовується ієрархічна система зв’язку з кількома типами міжз’єднань для передачі на різні віддалі.
Використовуються:
при логічному моделюванні, щоб не робити прототипів
побудова реконфігурованих систем
побудова динамічно реконфігурованих систем.