
- •Оперативная память эвм. Структура запоминающего устройства с произвольным доступом
- •Оперативная память эвм. Структура запоминающего устройства с двухкоординатной выборкой
- •Оперативная память эвм. Структура запоминающего устройства со стековой организацией
- •Оперативная память эвм. Структура запоминающего устройства с магазинной организацией
- •Организация оперативной памяти. Многоблочная память
- •Организация оперативной памяти с многоканальным доступом. Схема анализа приоритета при подключении каналов
- •Организация памяти. Иерархические уровни. Двух- и трехуровневая организация памяти
Организация оперативной памяти с многоканальным доступом. Схема анализа приоритета при подключении каналов
Ресурсы ОП используются несколькими устройствами – процессором и каналами ввода-вывода (КВВ). Эти устройства функционируют одновременно и независимо друг от друга, генерируя обращение к памяти с целью записи слов информации. Поскольку в каждый момент времени память может обслуживать только одно обращение, т.е. только одно устройство, возникает задача распределения ресурсов памяти между несколькими устройствами. Память, ресурсы которой распределяются между несколькими потребителями (каналами), называется памятью с многоканальным доступом.
Правило выбора канала, которому будет предоставлено обслуживание, определяется дисциплиной обслуживания. Наиболее естественной является дисциплина обслуживания в порядке поступления запросов, при которой первым обслуживается запрос, поступивший ранее других запросов. Конфликтная ситуация, возникающая при одновременном поступлении запросов от нескольких каналов, разрешаетсяпутём присваивания каналам различных приоритетов. Приоритет задаётся числом.
Обозначим сигналы запросов к памяти от каналов 1, ... М переменными λ1, ... , λmи сигналы, разрешающие соответствующим каналам доступ к памяти, переменными р1, ... рм. Сигнал рк может принять единичное значение, если одновременно выполняются следующие три условия:
1. имеется запрос λкк памяти от канала;
2. отсутствуют запросы λ1, ... , λк-1 от каналов с более высокими приоритетами;
3. не начато обслуживание каналов k+1, …, M,т.е. отсутствуют сигналы pk+1,…,pM.
Таким образом, переменные рк являются следующими формами других переменных:
рк
=
В случае четырёх каналов доступа к ОП имеем:
Меньшее значение числа рiсоответствует более высокому приоритету, т.е. большему праву на предоставление обслуживания. Такая процедура обслуживания называется обслуживанием с относительным приоритетом.
Принцип построения памяти с многоканальным доступом и схемой анализа приоритетов (САП) на рисунке 6.12.
Рисунок 6.12 – Принцип построения ОП с многоканальным доступом
Совокупность цепей, составляющих интерфейс ОП, поступает с каналов К1, К2, К3 и от процессора К4. Каналы генерируют запросы λк, принимающие значение 1 в момент обращения к памяти с целью записи или чтения слова информации. Эти сигналы обрабатываются схемой анализа приоритетов (САП), реализующей систему функций 6.1. В любой момент времени только один сигнал Рк может принять значение 1. Этот сигнал подключает один канал к ОП. Канал будет связан с памятью до тех пор, пока λк = 1, т.е. до конца обслуживания соответствующего моменту окончания цикла записи-чтения. В этот период все остальные запросыожидают момента окончания обслуживания, после которого схема выберет на обслуживание очередной запрос с наивысшим приоритетом.
Приоритеты разделяются следующим образом. Низший приоритет присваивается процессору, более высокие – каналам ввода-вывода, причём каналу с большим быстродействием присваивается больший приоритет. Такое распределение приоритетов между процессором и каналом объясняется тем, что каналы, к которым подключены ВЗУ, не могут долго ждать – большое время ожидания приводит к потере информации, записанной или считываемой с непрерывно движущегося носителя. Процессор может ожидать обслуживания сколь угодно долго, в результате этого уменьшается лишь его быстродействие. Указанное распределение приоритетов приводит к тому, что процессор работает в режиме приостановок: в моменты обмена информацией между внешним устройством и ОП процессор простаивает. В результате этого быстродействие процессора зависит от интенсивности потока информации между ОП и внешними устройствами и уменьшается с ростом интенсивности потока.