
- •Теория дискретных устройств автоматики и телемеханики в электроснабжении курс лекций
- •Введение
- •1. Математическое описание дискретных устройств
- •1.1. Системы счисления
- •1.2. Дискретные сигналы
- •1.3. Логические константы и переменные. Логические операции. Логические элементы
- •1.4. Классификация логических устройств
- •1.5. Способы записи функций алгебры логики
- •1.6. Структурная схема логического устройства
- •1.7. Принцип двойственности
- •1.8. Теоремы алгебры логики
- •2. Минимизация функций алгебры логики
- •2.1. Цель минимизации фал
- •2.2. Способ представления фал с использованием карт Вейча – Карно
- •2.3. Минимизация полностью определённой фал
- •2.4. Минимизация недоопределённой фал
- •2.5. Минимизация системы фал
- •3. Техническая реализация логических устройств на реальной элементной базе
- •3.1. Техническая реализация лу на электромагнитных реле
- •3.2. Техническая реализация лу на базе диодной матрицы
- •3.3. Техническая реализация лу на цифровых микросхемах
- •4. Типовые функциональные узлы комбинационных логических устройств
- •4.1. Мультиплексор
- •4.2. Демультиплексор
- •4.3. Шифратор
- •4.4. Дешифратор
- •4.5. Цифровой компаратор
- •4.6. Функция «Исключающее или»
- •4.7. Логические элементы, реализующие сложные функции
- •5. Триггеры
- •5.1. Асинхронный rs-триггер
- •5.2. Синхронный rs-триггер
- •5.5. Двухступенчатый т-триггер
- •5.6. Двухступенчатый синхронный jk-триггер
- •5.7. Триггер с динамическим управлением
- •6. Счётчики
- •6.1. Двоичный суммирующий счётчик
- •6.2. Двоичный вычитающий счётчик
- •6.3. Двоично-кодированный счётчик
- •6.4. Двоично-десятичный счётчик
- •6.5. Распределитель тактов
- •7. Регистры
- •7.1. Параллельный регистр
- •7.2. Сдвигающий регистр
- •8. Генераторы и формирователи импульсов
- •8.1. Симметричный мультивибратор
- •8.2. Генератор с одной времязадающей rс-цепью
- •8.3. Кварцевый генератор
- •8.4. Ждущий мультивибратор (генератор одиночных импульсов)
- •8.5. Одновибратор на d-триггере
- •8.6. Одновибратор на специализированной микросхеме
- •8.7. Интегральные таймеры
- •8.8. Мультивибратор на интегральном таймере
- •8.9. Одновибратор на интегральном таймере
- •8.10. Преобразователь «напряжение – частота»
- •8.11. Формирователь импульсов на триггере Шмитта
- •9. Арифметико-логические устройства
- •9.1. Сумматоры
- •9.2. Вычитание двоичных чисел
- •10. Запоминающие устройства
- •10.1. Оперативные запоминающие устройства
- •10.2. Постоянные запоминающие устройства
- •11. Аналого-цифровые и цифро-аналоговые преобразователи
- •11.1. Аналого-цифровое преобразование
- •11.2. Цифро-аналоговое преобразование
- •Библиографический список
- •Теория дискретных устройств автоматики и телемеханики в электроснабжении курс лекций
- •443022, Самара, Заводское шоссе, 18
10. Запоминающие устройства
Для кратковременного хранения небольшого объёма информации используют регистры. При необходимости хранения больших объёмов применяют микросхемы запоминающих устройств (ЗУ).
Микросхемы ЗУ характеризуются следующими параметрами.
1. Ёмкость – максимально возможный объём хранимой информации. Как было отмечено в главе 1, единица информации – бит или байт (8 бит). Для хранения одного бита требуется один элементарный запоминающий элемент (ЭЗЭ). Если ёмкость измеряют в битах, то применяют размер:
1 килобит (Кбит) = 210 = 1 024 бит;
1 мегабит (Мбит) = 220 = 1 048 576 бит.
Если считать объём информации в байтах, то ёмкость выражается в количестве кодовых слов: 1 Кбайт (1 Кб) или 1 Мбайт (1 Мб).
2. Временные характеристики. Определяются временем выборки и временем циклов адреса в режимах записи и чтения информации.
Время выборки – это интервал между моментами подачи на вход микросхемы памяти заданного сигнала и получения на выходе требуемых данных.
Время цикла адреса – это минимальное время совпадения сигналов на управляющих входах микросхемы памяти, необходимое для надёжного процесса записи или чтения информации.
По выполняемым функциям микросхемы памяти делятся на оперативные запоминающие устройства (ОЗУ) и постоянные запоминающие устройства (ПЗУ).
ОЗУ бывают статические и динамические. В статических ОЗУ записанная информация постоянно хранится в выделенном для неё месте и не разрушается при считывании. Стереть информацию можно только принудительно или отключив питание микросхемы. В динамическом ОЗУ информация постоянно переписывается в массиве ячеек памяти. Считывание вызывает разрушение хранимой информации. Для её сохранения информацию следует переписать. Для обозначения на схемах микросхем ОЗУ используется шифр RAM (random access memory).
ПЗУ предназначены для хранения неизменной информации (математических и физических констант и алгоритмов стандартных операций). Записанная в ПЗУ информация не разрушается при считывании и при отключении питания. Обозначаются ПЗУ шифром ROM (read only memory).
В зависимости от способа нахождения нужного ЭЗЭ в массиве других однотипных элементов различают структуру с одномерной (линейной) и двумерной адресацией.
10.1. Оперативные запоминающие устройства
Рассмотрим статическое ОЗУ с одномерной адресацией. Структурная схема ОЗУ на 16 ЭЗЭ представлена на рис. 10.1.
У каждого ЭЗЭ три вывода: левый – вход для записи информации (IN); правый – выход для чтения информации (OUT); нижний – вход разрешения работы.
Все входы разрешения работы управляются сигналом CS (chip select) – выбор кристалла через дешифратор. В зависимости от кода на входах А1, А0 дешифратора при активном сигнале CS разрешается работа соответствующей строки.
По
сигналу
информация из ЭЗЭ выдаётся через выходы
DO0
– DO3,
по сигналу
информация с входов DI0
– DI3
записывается в ЭЗЭ. Особенностью данной
структурной схемы является возможность
одновременной записи и считывания
информации, хранящейся в строке.
|
Рис. 10.1. Структурная схема ОЗУ с одномерной адресацией на 16 ЭЗЭ
Условное графическое обозначение микросхемы статического ОЗУ представлено на рис. 10.2.
|
Рис. 10.2. Условное графическое обозначение микросхемы статического ОЗУ
С точки зрения упрощения дешифратора желательно выполнять матрицу ЭЗЭ квадратной, в данном примере 44. Однако при увеличении объёма памяти это приведёт к увеличению разрядности входа и выхода, а, как уже отмечалось выше, четыре двоичных разряда – это один разряд десятичного числа. Поэтому существует приём использования в качестве входных и выходных ключей схемы демультиплексора и мультиплексора. В ОЗУ такие схемы называют селекторами.
Структурная схема ОЗУ с селекторами разрядностью 2564, выполненная на матрице 3232 ЭЗЭ, представлена на рис. 10.3.
|
Рис. 10.3. Структурная схема ОЗУ с селекторами
Управление
таким ОЗУ требует подачи на вход 256
адресов, то есть восьмиразрядного
адресного слова. Младшие разряды этого
слова А0 … А4 поступают на
дешифратор адреса, выбирая одну из 32
строк ЭЗЭ. Информация может записываться
при
во все элементы данной строки или
считываться при
.
Выбор нужных ЭЗЭ из строки производится
либо входным, либо выходным селекторами,
которые в зависимости от значения
разрядов А5 … А7 выбирают
из строки нужную четвёрку ЭЗЭ.