Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Курс лекций ТДУ.doc
Скачиваний:
5
Добавлен:
01.04.2025
Размер:
2.26 Mб
Скачать

9. Арифметико-логические устройства

Арифметико-логическим устройством (АЛУ) называется узел ЭВМ, предназначенный для выполнения логических и арифметических операций над числами и логическими переменными.

Рассмотрим построение логических схем, предназначенных для выполнения арифметических операций.

9.1. Сумматоры

Сумматором называется логическое устройство, предназначенное для выполнения операции арифметического сложения чисел, представленных в виде двоичных кодов.

По числу входов различают: полусумматоры, одноразрядные сумматоры, много-разрядные сумматоры.

Многоразрядные сумматоры по принципу действия делятся на последовательные и параллельные. В последовательных сумматорах операция сложения выполняется последовательно, разряд за разрядом (как человек складывает «столбиком»). В параллельных все разряды входных переменных суммируются одновременно.

Рассмотрим алгоритм арифметического сложения на примере двух одноразрядных двоичных кодов Х1 и Х0.

Таблица 9.1

Таблица истинности операции

арифметического сложения одноразрядных кодов

Х1

Х0

S

P

0

0

0

0

0

1

1

0

1

0

1

0

1

1

0

1

S – сумма, результат сложения; Р – перенос в старший разряд

Из таблицы истинности можно записать систему ФАЛ:

(9.1)

Операция называется «Сумма по модулю 2» (см. раздел 4.6).

Устройство, построенное по данной системе ФАЛ, называется полусумматор. Схема полусумматора представлена на рис. 9.1.

a )

б)

Рис. 9.1. Полусумматор: а – схема; б – условное графическое обозначение

Если требуется складывать многоразрядные числа, то схему полусумматора следует дополнить входом возможного переноса из более младшего разряда. Рассмотрим такой алгоритм арифметического сложения двух одноразрядных двоичных кодов Х1 и Х0.

Таблица 9.2

Таблица истинности операции арифметического сложения

одноразрядных кодов с переносом из младшего разряда

Х1

Х0

Р-1

S

P

0

0

0

0

0

0

1

0

1

0

1

0

0

1

0

1

1

0

0

1

0

0

1

1

0

0

1

1

0

1

1

0

1

0

1

1

1

1

1

1

Р-1 – перенос из младшего разряда

Из таблицы истинности запишем систему ФАЛ:

(9.2)

Сумматор получается соединением двух полусумматоров. Схема сумматора представлена на рис. 9.2.

a )

б)

Рис. 9.2. Сумматор: а – схема; б – условное графическое обозначение

Многоразрядный сумматор строится соединением одноразрядных сумматоров по схеме с последовательным переносом. Схема параллельного многоразрядного сумматора представлена на рис. 9.3.

Рис. 9.3. Параллельный многоразрядный сумматор