
- •Теория дискретных устройств автоматики и телемеханики в электроснабжении курс лекций
- •Введение
- •1. Математическое описание дискретных устройств
- •1.1. Системы счисления
- •1.2. Дискретные сигналы
- •1.3. Логические константы и переменные. Логические операции. Логические элементы
- •1.4. Классификация логических устройств
- •1.5. Способы записи функций алгебры логики
- •1.6. Структурная схема логического устройства
- •1.7. Принцип двойственности
- •1.8. Теоремы алгебры логики
- •2. Минимизация функций алгебры логики
- •2.1. Цель минимизации фал
- •2.2. Способ представления фал с использованием карт Вейча – Карно
- •2.3. Минимизация полностью определённой фал
- •2.4. Минимизация недоопределённой фал
- •2.5. Минимизация системы фал
- •3. Техническая реализация логических устройств на реальной элементной базе
- •3.1. Техническая реализация лу на электромагнитных реле
- •3.2. Техническая реализация лу на базе диодной матрицы
- •3.3. Техническая реализация лу на цифровых микросхемах
- •4. Типовые функциональные узлы комбинационных логических устройств
- •4.1. Мультиплексор
- •4.2. Демультиплексор
- •4.3. Шифратор
- •4.4. Дешифратор
- •4.5. Цифровой компаратор
- •4.6. Функция «Исключающее или»
- •4.7. Логические элементы, реализующие сложные функции
- •5. Триггеры
- •5.1. Асинхронный rs-триггер
- •5.2. Синхронный rs-триггер
- •5.5. Двухступенчатый т-триггер
- •5.6. Двухступенчатый синхронный jk-триггер
- •5.7. Триггер с динамическим управлением
- •6. Счётчики
- •6.1. Двоичный суммирующий счётчик
- •6.2. Двоичный вычитающий счётчик
- •6.3. Двоично-кодированный счётчик
- •6.4. Двоично-десятичный счётчик
- •6.5. Распределитель тактов
- •7. Регистры
- •7.1. Параллельный регистр
- •7.2. Сдвигающий регистр
- •8. Генераторы и формирователи импульсов
- •8.1. Симметричный мультивибратор
- •8.2. Генератор с одной времязадающей rс-цепью
- •8.3. Кварцевый генератор
- •8.4. Ждущий мультивибратор (генератор одиночных импульсов)
- •8.5. Одновибратор на d-триггере
- •8.6. Одновибратор на специализированной микросхеме
- •8.7. Интегральные таймеры
- •8.8. Мультивибратор на интегральном таймере
- •8.9. Одновибратор на интегральном таймере
- •8.10. Преобразователь «напряжение – частота»
- •8.11. Формирователь импульсов на триггере Шмитта
- •9. Арифметико-логические устройства
- •9.1. Сумматоры
- •9.2. Вычитание двоичных чисел
- •10. Запоминающие устройства
- •10.1. Оперативные запоминающие устройства
- •10.2. Постоянные запоминающие устройства
- •11. Аналого-цифровые и цифро-аналоговые преобразователи
- •11.1. Аналого-цифровое преобразование
- •11.2. Цифро-аналоговое преобразование
- •Библиографический список
- •Теория дискретных устройств автоматики и телемеханики в электроснабжении курс лекций
- •443022, Самара, Заводское шоссе, 18
6.5. Распределитель тактов
Когда требуется создать схему, у которой каждому входному импульсу соответствует сигнал только на одном строго определённом выходе, тогда к выходу счётчика с требуемым модулем счёта подключают дешифратор. Получается схема, которая носит название распределитель тактов. Рассмотрим простейший распределитель тактов на четыре выхода (рис. 6.12).
|
Рис. 6.12. Распределитель тактов на четыре выхода
Схема содержит счётчик (М = 4) на двух триггерах DD2, DD3 с прямым динамическим входом (К155ТМ2). Чтобы счётчик считал на увеличение (инкремент), входные импульсы инвертированы (элемент DD1). Дешифратор на четыре выхода выполнен на элементах DD4 – DD7 (3И-НЕ), поэтому активными выходными сигналами схемы являются уровни логического нуля. Временная диаграмма работы распределителя тактов представлена на рис. 6.13.
Из временной диаграммы видно, что длительность импульсов на выходах распределителя тактов получается в два раза больше, чем длительность входных импульсов. Чтобы сделать длительность импульсов одинаковой, применяется стробирование. Для этого инвертированные входные импульсы подают на дополнительные входы дешифратора (входы стробирования). Когда на входах стробирования элементов DD4 – DD7 логическая единица (пассивный сигнал), дешифратор формирует выходные сигналы в зависимости от состояния триггеров DD2, DD3. Когда же на входах стробирования логический нуль (активный сигнал для элементов И-НЕ), на выходах устанавливается логическая единица, ограничивая длительность выходного импульса.
|
Рис. 6.13. Временная диаграмма работы распределителя тактов
Контрольные вопросы
1. Дайте определение счётчика.
2. Что такое модуль счёта М?
2. Перечислите операции, выполняемые счётчиками.
3. Приведите таблицу состояний, нарисуйте схему и временную диаграмму работы двоичного суммирующего счётчика М = 8. Какой тип динамического входа должен быть у такого счётчика?
4. Каким типом счётчика является микросхема К176ИЕ1?
5. Какие изменения в схеме счётчика следует сделать, чтобы получить двоичный вычитающий счётчик?
6. Приведите таблицу состояний, нарисуйте схему и временную диаграмму работы двоичного вычитающего счётчика М = 8.
7. Что такое двоично-кодированный счётчик? Как реализовать модуль счёта, отличный от целой степени числа 2?
8. Приведите таблицу состояний, нарисуйте схему и временную диаграмму работы двоично-кодированного счётчика М = 5.
9. Как с помощью двоично-кодированного счётчика получить двоично-десятичный счётчик?
10. Приведите таблицу состояний и временную диаграмму работы двоично-десятичного счётчика М = 10.
11. В чём заключается недостаток двоично-кодированных счётчиков со схемой управляемого сброса?
12. Как устраняется недостаток схемы управляемого сброса в схеме декады на D-триггерах, работающей в «невесовых» кодах?
13. Приведите схему и временную диаграмму работы распределителя тактов. Для чего в схеме применяется стробирование?
7. Регистры
Регистром называется последовательностное логическое устройство, предназначенное для записи, хранения и сдвига информации, представленной в виде многоразрядного двоичного кода.
Регистр может выполнять следующие операции над кодовыми словами:
1) установка в исходное состояние (запись нулевого кода);
2) запись входной информации в последовательном коде;
3) запись входной информации в параллельном коде;
4) хранение информации;
5) сдвиг хранимой информации вправо или влево;
6) выдача хранимой информации в последовательном коде;
7) выдача хранимой информации в параллельном коде.
Регистр состоит из однотипных разрядных ячеек (разрядных схем). Каждая разрядная схема содержит триггер (элемент памяти) и комбинационную схему на логических элементах. Регистры могут быть классифицированы по следующим признакам.
По способу приёма информации:
- параллельные, в которые информация записывается и из которых считывается только в параллельном коде;
- последовательные, в которые информация записывается и из которых считывается только в последовательном коде;
- последовательно-параллельные, в которые информация записывается или из которых считывается как в параллельном, так и в последовательном коде.
По числу каналов передачи информации:
-
однофазные, в которых информация
записывается и считывается только в
прямом (
)
или только в инверсном (
)
коде;
- парафазные, в которых информация записывается и считывается и в прямом ( ) и в инверсном ( ) коде.
По способу управления сигналом синхронизации (тактирование):
- однотактные, управляемые с одного входа синхронизации одной последовательностью управляющих импульсов;
- многотактные, управляемые с нескольких входов синхронизации несколькими последовательностями управляющих импульсов.