
- •Теория дискретных устройств автоматики и телемеханики в электроснабжении курс лекций
- •Введение
- •1. Математическое описание дискретных устройств
- •1.1. Системы счисления
- •1.2. Дискретные сигналы
- •1.3. Логические константы и переменные. Логические операции. Логические элементы
- •1.4. Классификация логических устройств
- •1.5. Способы записи функций алгебры логики
- •1.6. Структурная схема логического устройства
- •1.7. Принцип двойственности
- •1.8. Теоремы алгебры логики
- •2. Минимизация функций алгебры логики
- •2.1. Цель минимизации фал
- •2.2. Способ представления фал с использованием карт Вейча – Карно
- •2.3. Минимизация полностью определённой фал
- •2.4. Минимизация недоопределённой фал
- •2.5. Минимизация системы фал
- •3. Техническая реализация логических устройств на реальной элементной базе
- •3.1. Техническая реализация лу на электромагнитных реле
- •3.2. Техническая реализация лу на базе диодной матрицы
- •3.3. Техническая реализация лу на цифровых микросхемах
- •4. Типовые функциональные узлы комбинационных логических устройств
- •4.1. Мультиплексор
- •4.2. Демультиплексор
- •4.3. Шифратор
- •4.4. Дешифратор
- •4.5. Цифровой компаратор
- •4.6. Функция «Исключающее или»
- •4.7. Логические элементы, реализующие сложные функции
- •5. Триггеры
- •5.1. Асинхронный rs-триггер
- •5.2. Синхронный rs-триггер
- •5.5. Двухступенчатый т-триггер
- •5.6. Двухступенчатый синхронный jk-триггер
- •5.7. Триггер с динамическим управлением
- •6. Счётчики
- •6.1. Двоичный суммирующий счётчик
- •6.2. Двоичный вычитающий счётчик
- •6.3. Двоично-кодированный счётчик
- •6.4. Двоично-десятичный счётчик
- •6.5. Распределитель тактов
- •7. Регистры
- •7.1. Параллельный регистр
- •7.2. Сдвигающий регистр
- •8. Генераторы и формирователи импульсов
- •8.1. Симметричный мультивибратор
- •8.2. Генератор с одной времязадающей rс-цепью
- •8.3. Кварцевый генератор
- •8.4. Ждущий мультивибратор (генератор одиночных импульсов)
- •8.5. Одновибратор на d-триггере
- •8.6. Одновибратор на специализированной микросхеме
- •8.7. Интегральные таймеры
- •8.8. Мультивибратор на интегральном таймере
- •8.9. Одновибратор на интегральном таймере
- •8.10. Преобразователь «напряжение – частота»
- •8.11. Формирователь импульсов на триггере Шмитта
- •9. Арифметико-логические устройства
- •9.1. Сумматоры
- •9.2. Вычитание двоичных чисел
- •10. Запоминающие устройства
- •10.1. Оперативные запоминающие устройства
- •10.2. Постоянные запоминающие устройства
- •11. Аналого-цифровые и цифро-аналоговые преобразователи
- •11.1. Аналого-цифровое преобразование
- •11.2. Цифро-аналоговое преобразование
- •Библиографический список
- •Теория дискретных устройств автоматики и телемеханики в электроснабжении курс лекций
- •443022, Самара, Заводское шоссе, 18
5.5. Двухступенчатый т-триггер
В двухступенчатом триггере, содержащем два последовательно включённых триггера с обратными связями, «новая» информация запоминается в первом триггере при сохранении «старой» информации во втором. Когда «новая» информация сохранена, и снят активный сигнал с входа Т, происходит стирание «старой» информации и перезапись «новой» информации во второй триггер. Схема двухступенчатого Т-триггера, построенного на двух синхронных RS-триггерах, и временная диаграмма его работы представлены на рис. 5.9.
а |
б |
Рис. 5.9. Схема (а) и временная диаграмма работы (б) двухступенчатого Т-триггера
Двухступенчатый Т-триггер состоит из двух триггеров – ведущего DD1 и ведомого DD2. Для устранения режима генерации схемы входы синхронизации триггеров включены через инвертор DD3, то есть получается синхронизация инверсными логическими уровнями. Обратные связи с прямого выхода DD2 на вход R DD1 и инверсного выхода DD2 на вход S DD1 создают соответствие сигналов алгоритму работы Т-триггера. Обратите внимание, что сигнал на выходе двухступенчатого Т-триггера появляется после снятия активного сигнала на входе Т, когда происходит перезапись информации из первого триггера во второй. Это обеспечивает нормальную работу (без генерации импульсов) в схеме с обратными связями.
Чтобы отличить двухступенчатый триггер от одноступенчатого, на его условном графическом изображении ставится сдвоенная буква (ТТ).
5.6. Двухступенчатый синхронный jk-триггер
Отличительной особенностью JK-триггера является то, что он не имеет запрещённых комбинаций входных сигналов на информационных входах. Работу JK-триггера описывает таблица переходов (таблица 5.5), в которой активным считается сигнал логической 1. Активный сигнал входа J переключает триггер в состояние Q=1, а входа К – в Q=0.
Таблица 5.5
Таблица переходов JK-триггера
С |
J |
K |
Qn |
Qn+1 |
1 |
0 |
|
0 |
0 |
1 |
1 |
|
0 |
1 |
1 |
|
1 |
1 |
0 |
1 |
|
0 |
1 |
1 |
0 |
0 |
|
0 |
0 |
0 |
1 |
|
0 |
0 |
0 |
|
1 |
1 |
1 |
0 |
|
0 |
1 |
1 |
Из таблицы переходов следует, что при одновременной подаче на информационные входы J и K активных сигналов триггер работает как счётный. Такое возможно только в двухступенчатом триггере. Структурная схема JK-триггера представлена на рис. 5.10.
|
Рис. 5.10. Структурная схема JK-триггера
Как видно из схемы, на входы элементов 3И DD3 или DD4 поступает с выхода триггера DD2 один сигнал логического 0 и один логической единицы. Поэтому на входах J и K могут быть любые сигналы, но на входы S и R DD1 одновременно два активных сигнала поступить не могут.
JK-триггер является универсальным. На его основе можно создать любую схему триггера. На рис. 5.11 представлена реализация всех ранее рассмотренных триггеров на JK-триггере.
а |
б |
в |
Рис. 5.11. Реализация триггеров на основе JK-триггера:
а – синхронный RS-триггер; б – D-триггер; в – Т-триггер
В серии ТТЛ JK-триггер выполнен на микросхеме К155ТВ1, в серии КМОП – К561ТВ1 и К176ТВ1, то есть всего по одной микросхеме в серии. Это объясняется малой востребованностью триггеров со статическим управлением для применения в схемах автоматики и телемеханики.