5.2. Синхронный rs-триггер

Синхронный RS-триггер получается добавлением входной логики к схеме асинхронного RS-триггера. Чтобы триггер переключался от сигналов управляющих входов только при наличии разрешающего сигнала на входе синхронизации, входная логика должна быть выполнена на элементах И. Рассмотрим таблицу переходов синхронного RS-триггера с прямыми входами R, S и С (таблица 5.2).

Таблица 5.2

Таблица переходов синхронного RS-триггера

С	R	S	Qn	Qn+1
1		0	0	0
1	0	1	0	1
1	1	0	1	0
1	0		1	1
0		0	0	0
0	0	1	0	0
0	1	0	1	1
0	0		1	1

Примечание: «» сигнал может принимать любое значение 0 или 1

Когда на входе С сигнал активный (логическая 1), триггер переключается по сигналам входов R и S. Когда на входе С логический 0, триггер находится в режиме хранения информации. Следует отметить, что при активном сигнале на входе С на входы R и S нельзя одновременно подавать активные сигналы. Состояние триггера при этом будет непредсказуемо. Схема и временная диаграмма работы синхронного RS-триггера представлены на рис. 5.4.

а )

б )

Рис. 5.4. Схема синхронного RS-триггера на элементах 2И-НЕ (а) и временная диаграмма работы (б)

Условное графическое обозначение синхронного RS-триггера представлено на рис. 5.5. Следует отметить, что синхронный RS-триггер является основой для построения более сложных триггерных схем. Отдельно синхронный RS-триггер в составе микросхем не выпускается.

Рис. 5.5. Условное графическое обозначение синхронного RS-триггера

5.3. D-триггер

Схема D-триггера строится на основе синхронного RS-триггера. Поскольку на входы R и S RS-триггера нельзя одновременно подавать активные сигналы, то для выполнения этого условия достаточно установить инвертор. Получится информационный вход D (вход данных), сигнал с которого (логический 0 или логическая 1) будут перенесены на прямой выход триггера по активному сигналу входа синхронизации. Рассмотрим таблицу переходов D-триггера с прямыми входами D и С (таблица 5.3).

Таблица 5.3

Таблица переходов D-триггера

С	D	Qn	Qn+1
1	0	0	0
1	1	0	1
1	0	1	0
1	1	1	1
0	0	0	0
0	1	0	0
0	0	1	1
0	1	1	1

Схема и временная диаграмма работы D-триггера представлены на рис. 5.6.

а )

б )

Рис. 5.6. Схема D-триггера на элементах 2И-НЕ (а) и временная диаграмма работы (б)

В составе микросхем ТТЛ и КМОП имеется большое число различных типов D-триггеров, которые отличаются наличием или отсутствием дополнительных асинхронных входов R и S. Например, микросхемы К155ТМ5 и К155ТМ7 не содержат асинхронных входов; микросхемы К155ТМ2 и К561ТМ2 содержат два асинхронных входа R и S, а микросхема К561ТМ1 – только один асинхронный вход R. Асинхронные входы имеют приоритет над сигналом информационного входа D и сигналом синхронизации входа С. Условное графическое обозначение различных типов D-триггеров представлено на рис. 5.7.

а)

б )

Рис. 5.7. Условное графическое обозначение D-триггера:

а – без асинхронных входов; б – с асинхронными входами R и S

Следует отметить, что некоторые из вышеперечисленных микросхем D-триггеров реагируют на перепад логических уровней входа синхронизации. Принцип работы таких схем будет рассмотрен ниже.

5.4. Т-триггер

Вход Т – счётный вход, поэтому Т-триггер называется счётным. Он переключается по каждому активному логическому сигналу на информационном входе Т. Такому алгоритму работы соответствует таблица переходов (таблица 5.4), в которой активным считается сигнал логической 1.

Таблица 5.4

Таблица переходов Т-триггера

Т	Qn	Qn+1
0	0	0
1	0	1
1	1	0
0	1	1

Счётный триггер очень просто можно реализовать на D-триггере введением обратной связи с инверсного выхода на вход D. Как было отмечено выше, у D-триггера сигнал с информационного входа D переносится на прямой выход Q по каждому активному сигналу входа синхронизации. Если на входе D будет сигнал , то он всегда будет противоположным сигналу на прямом выходе, и, следовательно, при работе такой схемы будет реализован алгоритм работы счётного триггера. Схема и временная диаграмма работы Т-триггера представлены на рис. 5.8.

а)

б )

Рис. 5.8. Схема (а) и временная диаграмма работы (б) Т-триггера

Недостатком такой простой схемы является невозможность обеспечения корректной работы триггера. В данном случае триггер как элемент памяти должен одновременно выполнять две взаимоисключающие функции – быть источником информации с выхода и приёмником информации по входу D. Если к моменту изменения сигнала на входе D активный сигнал на входе Т ещё не снят, триггер может перейти в режим генерации импульсов (будет происходить хаотическое переключение) из-за обратной связи c выхода на вход D.

Устранить этот недостаток можно двумя способами:

1) использовать дополнительный элемент памяти на время действия активного сигнала на входе Т (применить схему двухступенчатого триггера);

2) искусственно ограничить длительность сигнала на входе Т (применить схему динамического управления).

Рассмотрим оба этих способа.