
- •Теория дискретных устройств автоматики и телемеханики в электроснабжении курс лекций
- •Введение
- •1. Математическое описание дискретных устройств
- •1.1. Системы счисления
- •1.2. Дискретные сигналы
- •1.3. Логические константы и переменные. Логические операции. Логические элементы
- •1.4. Классификация логических устройств
- •1.5. Способы записи функций алгебры логики
- •1.6. Структурная схема логического устройства
- •1.7. Принцип двойственности
- •1.8. Теоремы алгебры логики
- •2. Минимизация функций алгебры логики
- •2.1. Цель минимизации фал
- •2.2. Способ представления фал с использованием карт Вейча – Карно
- •2.3. Минимизация полностью определённой фал
- •2.4. Минимизация недоопределённой фал
- •2.5. Минимизация системы фал
- •3. Техническая реализация логических устройств на реальной элементной базе
- •3.1. Техническая реализация лу на электромагнитных реле
- •3.2. Техническая реализация лу на базе диодной матрицы
- •3.3. Техническая реализация лу на цифровых микросхемах
- •4. Типовые функциональные узлы комбинационных логических устройств
- •4.1. Мультиплексор
- •4.2. Демультиплексор
- •4.3. Шифратор
- •4.4. Дешифратор
- •4.5. Цифровой компаратор
- •4.6. Функция «Исключающее или»
- •4.7. Логические элементы, реализующие сложные функции
- •5. Триггеры
- •5.1. Асинхронный rs-триггер
- •5.2. Синхронный rs-триггер
- •5.5. Двухступенчатый т-триггер
- •5.6. Двухступенчатый синхронный jk-триггер
- •5.7. Триггер с динамическим управлением
- •6. Счётчики
- •6.1. Двоичный суммирующий счётчик
- •6.2. Двоичный вычитающий счётчик
- •6.3. Двоично-кодированный счётчик
- •6.4. Двоично-десятичный счётчик
- •6.5. Распределитель тактов
- •7. Регистры
- •7.1. Параллельный регистр
- •7.2. Сдвигающий регистр
- •8. Генераторы и формирователи импульсов
- •8.1. Симметричный мультивибратор
- •8.2. Генератор с одной времязадающей rс-цепью
- •8.3. Кварцевый генератор
- •8.4. Ждущий мультивибратор (генератор одиночных импульсов)
- •8.5. Одновибратор на d-триггере
- •8.6. Одновибратор на специализированной микросхеме
- •8.7. Интегральные таймеры
- •8.8. Мультивибратор на интегральном таймере
- •8.9. Одновибратор на интегральном таймере
- •8.10. Преобразователь «напряжение – частота»
- •8.11. Формирователь импульсов на триггере Шмитта
- •9. Арифметико-логические устройства
- •9.1. Сумматоры
- •9.2. Вычитание двоичных чисел
- •10. Запоминающие устройства
- •10.1. Оперативные запоминающие устройства
- •10.2. Постоянные запоминающие устройства
- •11. Аналого-цифровые и цифро-аналоговые преобразователи
- •11.1. Аналого-цифровое преобразование
- •11.2. Цифро-аналоговое преобразование
- •Библиографический список
- •Теория дискретных устройств автоматики и телемеханики в электроснабжении курс лекций
- •443022, Самара, Заводское шоссе, 18
4.7. Логические элементы, реализующие сложные функции
При технической реализации логических устройств, когда ФАЛ задана в виде МДНФ, часто приходится выполнять последовательность однотипных операций И-ИЛИ-НЕ над различным количеством входных переменных. Для упрощения технической реализации в различных сериях микросхем ТТЛ содержатся элементы, выполняющие подобные последовательности логических операций, которые обозначаются сочетанием букв ЛР. Условное графическое обозначение ЛЭ 2И-2ИЛИ-НЕ представлено на рис. 4.14. Это один из двух ЛЭ микросхемы К155ЛР1.
|
Рис. 4.14. Условное графическое обозначение ЛЭ 2И-2ИЛИ-НЕ микросхемы К155ЛР1
Контрольные вопросы
1. Что такое типовой функциональный узел комбинационного логического устройства?
2. Что такое мультиплексор и для чего он предназначен? Каким буквенным сочетанием обозначается микросхема мультиплексора?
3. Приведите таблицу истинности, ФАЛ и схему мультиплексора.
4. Что такое демультиплексор и для чего он предназначен? Каким буквенным сочетанием обозначается микросхема демультиплексора?
5. Приведите таблицу истинности, ФАЛ и схему демультиплексора.
6. Что такое шифратор и для чего он предназначен?
7. Приведите таблицу истинности, ФАЛ и схему шифратора для преобразования десятичного кода в двоично-десятичный код.
8. Что такое дешифратор и для чего он предназначен? Каким буквенным сочетанием обозначается микросхема дешифратора?
9. Приведите таблицу истинности, ФАЛ и схему дешифратора для преобразования двоично-десятичного кода в десятичный код.
10. Для чего применяется дешифратор, преобразующий двоично-десятичный код в код семисегментного индикатора? Приведите пример такой микросхемы.
11. Для чего применяется цифровой компаратор?
12. Приведите таблицу истинности, ФАЛ и схему цифрового компаратора.
13. Приведите таблицу истинности и ФАЛ логического элемента «Исключающее ИЛИ». Самостоятельно составьте схему технической реализации такой функции на элементах И-НЕ.
14. В каком случае используются логические элементы, реализующие сложные функции?
15. Самостоятельно составьте таблицу истинности логического элемента, реализующего функцию 2И-2ИЛИ-НЕ. Приведите условное графическое обозначение такого логического элемента.
5. Триггеры
В главе 1 при классификации логических устройств были выделены последовательностные логические устройства как автоматы с памятью, выходные сигналы которых определяются всей последовательностью входных сигналов, действовавших как за данный момент времени, так и за предыдущий. Для выполнения такого условия значения входных сигналов за предыдущий момент времени следует запомнить. Запоминание значений сигнала выполняет схема триггера.
Триггером называется устройство, способное формировать два устойчивых значения выходного сигнала (логический ноль или логическая единица), которые могут поддерживаться без изменения сколь угодно долго и мгновенно изменяться под воздействием управляющих сигналов.
Управляющие сигналы воздействуют на входы триггера. Различают следующие входы:
R – вход сброса (установка в «0»);
S – вход установки (установка в «1»);
Т – счётный вход;
D – информационный вход;
С – вход синхронизации;
V – вход блокировки.
При подаче активного сигнала на вход блокировки V триггер переходит в режим хранения информации. Все остальные входы блокируются, и триггер сохраняет выходные сигналы такими, какими они были в момент появления активного сигнала на входе V. Входы триггеров могут быть прямыми и инверсными.
По реакции на входной сигнал различают асинхронные и синхронные триггеры.
Асинхронный триггер переключается непосредственно в момент изменения сигнала на управляющем входе (R, S или Т).
Синхронный триггер переключается под воздействием сигнала на управляющем входе (R, S, T или D) в строго определённые (тактовые) моменты времени, соответствующие активному сигналу на входе С, и не реагирует на изменение сигналов на управляющих входах при пассивном сигнале на входе С.
Для описания работы триггера может быть использована ФАЛ, заданная любым известным способом (см. п. 1.5). Наиболее удобно использовать таблицу истинности, которая, применительно к триггерным схемам, называется таблицей переходов. В такой таблице используется значение выходного сигнала Qn (что было до появления сигнала на входе триггера) и значение Qn+1 (что стало после появления сигнала на входе триггера).