
- •Теория дискретных устройств автоматики и телемеханики в электроснабжении курс лекций
- •Введение
- •1. Математическое описание дискретных устройств
- •1.1. Системы счисления
- •1.2. Дискретные сигналы
- •1.3. Логические константы и переменные. Логические операции. Логические элементы
- •1.4. Классификация логических устройств
- •1.5. Способы записи функций алгебры логики
- •1.6. Структурная схема логического устройства
- •1.7. Принцип двойственности
- •1.8. Теоремы алгебры логики
- •2. Минимизация функций алгебры логики
- •2.1. Цель минимизации фал
- •2.2. Способ представления фал с использованием карт Вейча – Карно
- •2.3. Минимизация полностью определённой фал
- •2.4. Минимизация недоопределённой фал
- •2.5. Минимизация системы фал
- •3. Техническая реализация логических устройств на реальной элементной базе
- •3.1. Техническая реализация лу на электромагнитных реле
- •3.2. Техническая реализация лу на базе диодной матрицы
- •3.3. Техническая реализация лу на цифровых микросхемах
- •4. Типовые функциональные узлы комбинационных логических устройств
- •4.1. Мультиплексор
- •4.2. Демультиплексор
- •4.3. Шифратор
- •4.4. Дешифратор
- •4.5. Цифровой компаратор
- •4.6. Функция «Исключающее или»
- •4.7. Логические элементы, реализующие сложные функции
- •5. Триггеры
- •5.1. Асинхронный rs-триггер
- •5.2. Синхронный rs-триггер
- •5.5. Двухступенчатый т-триггер
- •5.6. Двухступенчатый синхронный jk-триггер
- •5.7. Триггер с динамическим управлением
- •6. Счётчики
- •6.1. Двоичный суммирующий счётчик
- •6.2. Двоичный вычитающий счётчик
- •6.3. Двоично-кодированный счётчик
- •6.4. Двоично-десятичный счётчик
- •6.5. Распределитель тактов
- •7. Регистры
- •7.1. Параллельный регистр
- •7.2. Сдвигающий регистр
- •8. Генераторы и формирователи импульсов
- •8.1. Симметричный мультивибратор
- •8.2. Генератор с одной времязадающей rс-цепью
- •8.3. Кварцевый генератор
- •8.4. Ждущий мультивибратор (генератор одиночных импульсов)
- •8.5. Одновибратор на d-триггере
- •8.6. Одновибратор на специализированной микросхеме
- •8.7. Интегральные таймеры
- •8.8. Мультивибратор на интегральном таймере
- •8.9. Одновибратор на интегральном таймере
- •8.10. Преобразователь «напряжение – частота»
- •8.11. Формирователь импульсов на триггере Шмитта
- •9. Арифметико-логические устройства
- •9.1. Сумматоры
- •9.2. Вычитание двоичных чисел
- •10. Запоминающие устройства
- •10.1. Оперативные запоминающие устройства
- •10.2. Постоянные запоминающие устройства
- •11. Аналого-цифровые и цифро-аналоговые преобразователи
- •11.1. Аналого-цифровое преобразование
- •11.2. Цифро-аналоговое преобразование
- •Библиографический список
- •Теория дискретных устройств автоматики и телемеханики в электроснабжении курс лекций
- •443022, Самара, Заводское шоссе, 18
4. Типовые функциональные узлы комбинационных логических устройств
Типовым функциональным узлом называется цифровая микросхема, внутри которой собрана сложная схема на базовых логических элементах. Комбинационные логические устройства имеют следующие типовые функциональные узлы: мультиплексор, демультиплексор, шифратор (кодер), дешифратор (декодер) и цифровой компаратор. Кроме этого, к комбинационным логическим устройствам можно отнести специализированный ЛЭ – «Исключающее ИЛИ» и ЛЭ, реализующие сложные функции, например, И-ИЛИ-НЕ.
4.1. Мультиплексор
Мультиплексором называется комбинационное логическое устройство, предназначенное для управляемой передачи данных от нескольких входов на один выход.
Мультиплексор содержит 2 типа входов: информационные D и адресные A. Код, подаваемый на адресные входы, определяет, какой из информационных входов подключен к выходу в данный момент времени. От количества адресных входов зависит количество информационных: n адресных входов позволяют образовать 2n информационных входов.
Рассмотрим мультиплексор с двумя
адресными входами А1 и А0. Работа
мультиплексора описывается таблицей
истинности (таблица 4.1). В таблице отдельно
выделен инверсный выход мультиплексора
,
а также инверсный вход разрешения работы
.
При подаче на этот вход сигнала логической
единицы работа мультиплексора блокируется.
Таблица 4.1
Таблица истинности мультиплексора
|
A1 |
A0 |
Q |
|
1 |
X |
X |
0 |
1 |
0 |
0 |
0 |
D0 |
|
0 |
0 |
1 |
D1 |
|
0 |
1 |
0 |
D2 |
|
0 |
1 |
1 |
D3 |
|
Примечание: – инверсный вход разрешения работы мультиплексора;
Х – произвольное значение сигналов на входах адреса.
Из таблицы истинности можно записать функцию алгебры логики мультиплексора:
.
(4.1)
При анализе выражения (4.1) видно, что минимизировать такую функцию невозможно. Поэтому для технической реализации мультиплексора потребуются 5 четырёхвходовых ЛЭ и 4 инвертора. Схема мультиплексора на элементах 4И-НЕ представлена на рис. 4.1. На принципиальных электрических схемах логических устройств мультиплексор изображается условным графическим обозначением. Пример условного графического обозначением мультиплексора представлен на рис. 4.2.
|
Рис. 4.1. Схема мультиплексора
|
Рис. 4.2. Условное графическое изображение мультиплексора
При работе мультиплексора сигналы на входах адреса непрерывно переключаются, поэтому получается временное разделение сигналов от информационных входов к приёмнику информации, подключенному к выходу мультиплексора. Применение мультиплексора позволяет уменьшить количество проводов между источниками и приемником информации.
Техническая реализация мультиплексора в сериях ТТЛ и КМОП имеет обозначение сочетанием букв КП, например, К555КП7 (ТТЛ) и К561КП2 (КМОП). У таких микросхем три входа адреса и восемь информационных входов, что соответствует однобайтовому кодовому слову (см. п. 1.2).