35) Cisc (англ. Complex Instruction Set Computing) — концепция проектирования процессоров, которая характеризуется следующим набором свойств:

большим числом различных по формату и длине команд;

введением большого числа различных режимов адресации;

обладает сложной кодировкой инструкции.

Процессору с архитектурой CISC приходится иметь дело с более сложными инструкциями неодинаковой длины. Выполнение одиночной CISC-инструкции может происходить быстрее, однако обрабатывать несколько таких инструкций параллельно сложнее.

Облегчение отладки программ на ассемблере влечет за собой загромождение узлами микропроцессорного блока. Для повышения быстродействия следует увеличить тактовую частоту и степень интеграции, что вызывает необходимость совершенствования технологии и, как следствие, удорожание производства.

MiSc

Увеличение разрядности процессоров привело к идее укладки нескольких команд в одно большое слово (связку, bound). Это позволило использовать возросшую производительность компьютера и его возможность обрабатывать одновременно несколько потоков данных. Кроме этого MISC использует стековую модель вычислительного устройства и основные команды работы со стеком языка Forth. MISC-принцип может лежать в основе микропрограммы выполнения Java- и .Net- программ, хотя по количеству используемых команд они нарушают принцип MISC.

Процессоры, образующие «компьютеры с минимальным набором команд» (MISC), как и процессоры RISC, характеризуются небольшим числом чаще всего встречающихся команд. Вместе с этим, принцип «очень длинных командных слов» (VLIW) обеспечивает выполнение группы непротиворечивых команд за один цикл работы процессора. Порядок выполнения команд распределяется таким образом, чтобы в максимальной степени загрузить маршруты, по которым проходят потоки данных. Таким образом архитектура MISC объединила вместе суперскалярную и VLIW-концепции. Компоненты процессора просты и работают на высоких частотах.

Основные характеристики производительности микроконтроллера

34) Основными характеристиками определяющими производительность процессорного ядра МК является :

1)набор регистров для хранения промежуточных данных

2)Система команд процессора

3)Способы адресации операндов в пространстве памяти

4)Организация процессов выборки и исполнения команд

С точки зрения системы команд и способов адресации операндов процессорное ядро современных разрядных МК реализует один из принципов построения процессоров

Состав процессорного ядра

32) Процессорное ядро включает в себя:

центральный процессор;

внутреннюю контроллерную магистраль (ВКМ) в составе шин адреса, данных и управления;

схему синхронизации МК ;

схему управления режимами работы МК, включая поддержку режимов пониженного энергопотребления, начального запуска (сброса) и т.д. См тетрадь (блок схема)

Характеристика 8-разрядного микроконтроллера

31) В настоящее время выпускается целый ряд типов МК. Все эти приборы можно условно разделить на три основных класса:

8-разрядные МК для встраиваемых приложений;

16- и 32-разрядные МК ;

цифровые сигнальные процессоры (DSP).

Наиболее распространенным представителем семейства МК являются 8-разрядные приборы, широко используемые в промышленности, бытовой и компьютерной технике. Они прошли в своем развитии путь от простейших приборов с относительно слаборазвитой периферией до современных многофункциональных контроллеров, обеспечивающих реализацию сложных алгоритмов управления в реальном масштабе времени. Причиной жизнеспособности 8-разрядных МК является использование их для управления реальными объектами, где применяются, в основном, алгоритмы с преобладанием логических операций, скорость обработки которых практически не зависит от разрядности процессора.

Росту популярности 8-разрядных МК способствует постоянное расширение номенклатуры изделий, выпускаемых такими известными фирмами, как Motorola, Microchip, Intel, Zilog, Atmel и многими другими. Современные 8-разрядные МК обладают, как правило, рядом отличительных признаков. Перечислим основные из них:

модульная организация, при которой на базе одного процессорного ядра (центрального процессора) проектируется ряд (линейка) МК, различающихся объемом и типом памяти программ, объемом памяти данных, набором периферийных модулей, частотой синхронизации;

использование закрытой архитектуры МК, которая характеризуется отсутствием линий магистралей адреса и данных на выводах корпуса МК. Таким образом, МК представляет собой законченную систему обработки данных, наращивание возможностей которой с использованием параллельных магистралей адреса и данных не предполагается;

использование типовых функциональных периферийных модулей (таймеры, процессоры событий, контроллеры последовательных интерфейсов, аналого-цифровые преобразователи и др.), имеющих незначительные отличия в алгоритмах работы в МК различных производителей;

расширение числа режимов работы периферийных модулей, которые задаются в процессе инициализации регистров специальных функций МК.

При модульном принципе построения все МК одного семейства содержат процессорное ядро, одинаковое для всех МК данного семейства, и изменяемый функциональный блок, который отличает МК разных моделей.

30) Классификация микроконтроллеров:

8-разрядные МК встраиваемых приложений

16-ти и 32- разрядные МК

Цифровые сигнальные процессоры(OSP)

Модульная организация при которой на базе одного процессорного ядра (ЦП)проектируется ряд(линейка) МК, различающихся типом памяти программ , объёмом памяти данных, набором переферийных модулей частотой синхронизации

Использование закрытой архитектуры МК, которая характеризуется отсутствием линий магистралей адреса и данных на вывода корпуса мк. Таким образом МК представляет собой законченную систему обработки данных возможность которой с использованием параллельных магистралей адреса и данных не предполагается ; использование типовых функциональных переферийных модулей (таймеры процессоры событий)контроллеры последовательных интерфейсов, аналогов цифровые преобразователи и др имеющих незначительные отличия в алгаритмах работы в МК различны производителей.

Расширение числа режимов работы переферийных модулей которые задаются в процессе инициализации регистров спец.функций МК

29) КНФ

Конъюктивная нормальная форма называется лог произведение элементарных свойств

В каждую из которых аргумент или его отрицание входит один раз КНФ может быть получено из таблицы истиности для каждого набора аргументов на котором функция равна 0 составляют элементарную сумму причём переменные значение которых равны 1. Записывают с отрицанием .Полученные суммы (которые носят название конституент нуля или макстермов данная КНР-называется совершенной каждая элементарная сумма содержит все переменные (СКНФ)

28) ДНФ

Дизъюнктивная нормальная форма (ДНФ) –называется логическая сумма элементарных логических произведений каждый из которых аргумент или его отрицание входят один раз ДНФ- можно получить из таблицы истинности следующим образом :

Для каждого набора аргументов на которых функция равна 1 записывают электронные произведения переменных причём переменные значения которых равны 0 записывают с инверсией. Полученные произведения (которые носят название конституент единицы или

Минтермов) суммируют .Функцией трёх переменных равна единицы в случае если хотябы две исходных переменных равны 1

27) Вычисления в двоичной системе счисления

1010-610=410

Определить дополнительный код вычитаемого Для этого переводим вычитаемое в двоичную систему сложения 610=110

Полученное двоичное число переводим в обратный код . Обратный код получается путём замены 1на0 а 0 на1 получается 001

Обратный код вычитаемого в двоичной системе

Дополнительный код получается путём прибавления единицы к обратному коду 010-дополнительный код вычитаемого.

Произвести сложение дополнительного кода вычитаемого уменьшаемого

2) 1010=1010

1010+010=1100

1100 – дополнительный код разности

3) Определим значение разности

Дополнительный код разности переводим в обратный дополнительный код разности

4)Прибавляем 1 к обратному дополнительному коду разности если первая получается 0 то получается разность если 1то отрицательная