
- •1)Основные классы интегральных схем и их разновидности. Эсл схемы.
- •2) Основные классы интегральных схем и их разновидности. Кмоп схемы.
- •1. Аналоговые микросхемы — входные и выходные сигналы изменяются по закону непрерывной функции в диапазоне от положительного до отрицательного напряжения питания.
- •3)Основные классы интегральных схем и их разновидности. Ттл схемы.
- •1. Аналоговые микросхемы — входные и выходные сигналы изменяются по закону непрерывной функции в диапазоне от положительного до отрицательного напряжения питания.
- •3. Аналого-цифровые микросхемы совмещают оба.
- •4)Основные классы интегральных схем и их разновидности. И2л схемы.
- •1. Аналоговые микросхемы — входные и выходные сигналы изменяются по закону непрерывной функции в диапазоне от положительного до отрицательного напряжения питания.
- •3. Аналого-цифровые микросхемы совмещают оба.
- •5)Использование схем с тристабильными выходами в цифровых устройствах.
- •6)Комбинационные цифровые устройства. Сумматоры и полусумматоры.
- •7)Комбинационные цифровые устройства. Пороговые схемы.
- •9)Комбинационные цифровые устройства. Мультиплексоры и демультиплексоры.
- •11)Комбинационные цифровые устройства. Дешифратор.
- •12)Комбинационные цифровые устройства. Цифровые компараторы.
- •13)Устройства последовательного типа. Триггеры. Классификация по функциональному признаку и по способу записи информации в триггер.
- •14)Rs триггер и их разновидности. Реализация. Режим работы.
- •15)D-триггеры. Реализация. Режим работы.
- •16)Jk-триггер. Реализация. Режим работы.
- •17)Триггеры с внутренней задержкой.
- •18)Триггеры. Классификация триггеров. Счетный режим работы триггеров. Использование триггеров при построении регулярных цифровых устройств.
- •19)Классификация регистров. Регистры памяти.
- •20)Регистры сдвига.
- •21)Универсальные ригистры.
- •22)Статические озу.
- •23)Счетчики. Классификация. Суммирующие двоичные счетчики. Их реализация.
- •24)Двоичные вычитающие и реверсивные счетчики.
- •25)Счетчики с произвольным коэффициентом счета. Их реализация.
- •26)Устройства для аналого-цифрового преобразования электрических сигналов в сау.
- •27)Классификация ацп. Ацп с двойным интегрированием.
- •28)Ацп с накоплением.
- •29)АЦп сравнения. Ацп поразрядного кодирования.
- •30)Параллельные ацп.
- •31)Последовательно-Параллельные ацп.
- •Параметры цап
- •34)Микропроцессоры. Структура, организация и функционирование микропроцессорных систем.
- •35)Существующая классификация основных типов однокристальных микроконтроллеров, используемых в системах управления и контроля.
- •37)Организация памяти микропроцессорных систем. Виды памяти.
- •38)Понятие системы команд. Виды команд. Формат команд. Коп. Операнд.
- •39)Способы адресации, используемые в мп и мк.
- •40)Архитектурные методы повышения производительности микроконтроллеров.
- •41,48)Виды обмена информацией между мпс и периферийными устройствами.
- •43)Запросы на прерывание. Порядок обслуживание прерываний и тд.
- •45)Структура микропроцессора Кр580вм80а
- •46) Алгоритм управления циклом выполнения команд управляющего автомата мп к580.
- •47)Risc микроконтроллеры. Особенности их архитектуры и функционирования.
- •50)8Ми разрядные периферийные микроконтроллеры pic.
- •51)8Ми разрядные универсальные однокристальные микроконтроллеры Intel mcs-51.
- •52)8Ми разрядные универсальные однокристальные микроконтроллеры семейства avr/
- •54)16 Разрядные универсальные микроконтроллеры семейства Сиеменс.
- •55)32 Разрядные микроконтроллеры.
- •56)Контроллеры цифровой обработки сигналов. Dsp процессоры.
- •57)Программируемые логические интегральные схемы.
15)D-триггеры. Реализация. Режим работы.
Триггер - это устройство, имеющее два устойчивых состояния и способное под действием управляющих сигналов скачкообразно переходить из одного состояния в другое.
D-триггер (delay — задержка) — запоминает состояние входа и выдаёт его на выходб имеют минимум два входа: информационный D и синхронизации С. После прихода активного импульса синхронизации на вход С D-триггер открывается. Сохранение информации происходит после спада импульса синхронизации С. Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации.
Разновидностью D-триггера является DV-триггер, который дополнительно к D-входу имеет управляющий V-вход (на рис. 2.4, а показан пунктирной линией). При V = 1 триггер работает аналогично D-триггеру, а при V = 0 сохраняет исходное состояние независимо от изменения сигнала на D-входе и С-входе.
Рис. 2.4. D-триггер (DV-триггер при наличии V-входа): а – функциональная схема; б – таблица состояний; в – условное обозначение; г – временные диаграммы
Асинхронный D-триггер не применяется, так как его выход просто повторяет входной сигнал после окончания переходного процесса. Смена состояний триггера происходит под действием тактового импульса (С=1)
D-тpиггep имеет один информационный вход (D-вход) и вход для синхронизирующего импульса (рис. 2.4). Основное назначение D-триггера – задержка сигнала, поданного на вход. Видно, что при С = 0 изменение входного сигнала не сказывается на состоянии триггера, и только при С = 1 триггер принимает состояние, определяемое входным сигналом.
16)Jk-триггер. Реализация. Режим работы.
Триггер - это устройство, имеющее два устойчивых состояния и способное под действием управляющих сигналов скачкообразно переходить из одного состояния в другое.
JK-триггер
Функциональная
особенность JK-триггеров состоит в том,
что при всех входных комбинациях, кроме
одной
,
они действуют подобно RS-триггеру, причем
вход J играет роль входа S, а K-вход
соответствует -входу.
При входной комбинации
в
каждом такте выходной сигнал меняет
свое значение на противоположное.
Их назначение хранить двоичную информацию небольшого объема в течение короткого промежутка времени. Эти регистры представляют собой набор синхронных триггеров , каждый из которых хранит один разряд двоичного числа. Ввод (запись, загрузка) и вывод (считывание) информации производится одновременно во всех разрядах параллельным кодом. Запись обеспечивается тактовым импульсом. С приходом очередного тактового импульса происходит обновление записанной информации.Сигналы на выходах триггеров характеризуют выходную информацию. Считывание может производиться в прямом или в обратном коде (в последнем случае - с инверсных выходов). Регистры памяти (хранения) представляют собой , по существу, наборы триггеров с независимыми информационными входами и (обычно) общим тактовым входом. В качестве регистров подобного рода могут быть использованы без дополнительных элементов многие типы синхронных триггеров.. |
Рис. 38. Логическая структура JK-триггера
JK-триггеры относятся к универсальным устройствам. Во-первых, эти триггеры с равным успехом могут быть использованы в счетчиках, регистрах, делителях частоты и других электронных узлах, во-вторых, путем определенного соединения выводов они легко обращаются в триггеры других типов.