
- •1)Основные классы интегральных схем и их разновидности. Эсл схемы.
- •2) Основные классы интегральных схем и их разновидности. Кмоп схемы.
- •1. Аналоговые микросхемы — входные и выходные сигналы изменяются по закону непрерывной функции в диапазоне от положительного до отрицательного напряжения питания.
- •3)Основные классы интегральных схем и их разновидности. Ттл схемы.
- •1. Аналоговые микросхемы — входные и выходные сигналы изменяются по закону непрерывной функции в диапазоне от положительного до отрицательного напряжения питания.
- •3. Аналого-цифровые микросхемы совмещают оба.
- •4)Основные классы интегральных схем и их разновидности. И2л схемы.
- •1. Аналоговые микросхемы — входные и выходные сигналы изменяются по закону непрерывной функции в диапазоне от положительного до отрицательного напряжения питания.
- •3. Аналого-цифровые микросхемы совмещают оба.
- •5)Использование схем с тристабильными выходами в цифровых устройствах.
- •6)Комбинационные цифровые устройства. Сумматоры и полусумматоры.
- •7)Комбинационные цифровые устройства. Пороговые схемы.
- •9)Комбинационные цифровые устройства. Мультиплексоры и демультиплексоры.
- •11)Комбинационные цифровые устройства. Дешифратор.
- •12)Комбинационные цифровые устройства. Цифровые компараторы.
- •13)Устройства последовательного типа. Триггеры. Классификация по функциональному признаку и по способу записи информации в триггер.
- •14)Rs триггер и их разновидности. Реализация. Режим работы.
- •15)D-триггеры. Реализация. Режим работы.
- •16)Jk-триггер. Реализация. Режим работы.
- •17)Триггеры с внутренней задержкой.
- •18)Триггеры. Классификация триггеров. Счетный режим работы триггеров. Использование триггеров при построении регулярных цифровых устройств.
- •19)Классификация регистров. Регистры памяти.
- •20)Регистры сдвига.
- •21)Универсальные ригистры.
- •22)Статические озу.
- •23)Счетчики. Классификация. Суммирующие двоичные счетчики. Их реализация.
- •24)Двоичные вычитающие и реверсивные счетчики.
- •25)Счетчики с произвольным коэффициентом счета. Их реализация.
- •26)Устройства для аналого-цифрового преобразования электрических сигналов в сау.
- •27)Классификация ацп. Ацп с двойным интегрированием.
- •28)Ацп с накоплением.
- •29)АЦп сравнения. Ацп поразрядного кодирования.
- •30)Параллельные ацп.
- •31)Последовательно-Параллельные ацп.
- •Параметры цап
- •34)Микропроцессоры. Структура, организация и функционирование микропроцессорных систем.
- •35)Существующая классификация основных типов однокристальных микроконтроллеров, используемых в системах управления и контроля.
- •37)Организация памяти микропроцессорных систем. Виды памяти.
- •38)Понятие системы команд. Виды команд. Формат команд. Коп. Операнд.
- •39)Способы адресации, используемые в мп и мк.
- •40)Архитектурные методы повышения производительности микроконтроллеров.
- •41,48)Виды обмена информацией между мпс и периферийными устройствами.
- •43)Запросы на прерывание. Порядок обслуживание прерываний и тд.
- •45)Структура микропроцессора Кр580вм80а
- •46) Алгоритм управления циклом выполнения команд управляющего автомата мп к580.
- •47)Risc микроконтроллеры. Особенности их архитектуры и функционирования.
- •50)8Ми разрядные периферийные микроконтроллеры pic.
- •51)8Ми разрядные универсальные однокристальные микроконтроллеры Intel mcs-51.
- •52)8Ми разрядные универсальные однокристальные микроконтроллеры семейства avr/
- •54)16 Разрядные универсальные микроконтроллеры семейства Сиеменс.
- •55)32 Разрядные микроконтроллеры.
- •56)Контроллеры цифровой обработки сигналов. Dsp процессоры.
- •57)Программируемые логические интегральные схемы.
11)Комбинационные цифровые устройства. Дешифратор.
Под комбинационным цифровым устройством понимается цифровое устройство, обеспечивающее преобразование совокупности N входных цифровых сигналов в M выходных, при этом состояние выходных сигналов в данный момент времени определяется состоянием входных сигналов в этот же момент времени. Иными словами, КЦУ «не помнит» предыстории поступления сигналов на его входы. Правила функционирования КЦУ определяются реализуемыми ими функциями алгебры логики
Дешифратор - Комбинационное устройство, позволяющее преобразовать n-разрядный двоичный код в позиционный 2n-разрядный код. Имеет n входов и 2n или меньше выходов. В зависимости от входного набора сигнал 1 появится только на одном определенном выходе, а на всех остальных выходах будут сигналы 0.
Таблица истинности полного дешифратора на три входа имеет вид (табл.4):
Логические функции выходов дешифратора:
По способу реализации дешифраторы могут быть линейные, прямоугольные и пирамидальные.
Более совершенными являются пирамидальные дешифраторы, относящиеся к многоступенчатым структурам и содержащие ряд логических элементов для выделения общих частей функций.
В ниже следующей таблице дана сравнительная оценка линейных, пирамидальных и прямоугольных дешифраторов по аппаратным затратам NЛЭ в пересчете на 2-входные ЛЭ для m-разрядного входного кода (табл. 5).
Как видно из таблицы 5, преимущества многоступенчатых дешифраторов заметно нарастают с увеличением m. В специализированных ИС тем не менее предпочтение часто отдают более простым линейным (одноступенчатым) дешифраторам, обладающим к тому же повышенным быстродействием.
12)Комбинационные цифровые устройства. Цифровые компараторы.
Под комбинационным цифровым устройством понимается цифровое устройство, обеспечивающее преобразование совокупности N входных цифровых сигналов в M выходных, при этом состояние выходных сигналов в данный момент времени определяется состоянием входных сигналов в этот же момент времени. Иными словами, КЦУ «не помнит» предыстории поступления сигналов на его входы. Правила функционирования КЦУ определяются реализуемыми ими функциями алгебры логики
Компаратор - устройство сравнения кодов чисел
В общем случае компаратор параллельных кодов двух m-разрядных двоичных чисел представляет собой комбинационную схему с 2m входами и тремя выходами (“равно”, “больше”, “меньше”). При поступлении на входы кодов двух сравниваемых чисел сигнал логической единицы появляется только на одном из выходов. В некоторых случаях компаратор может иметь менее трех выходов.
Одноразрядный компаратор имеет два входа на которые одновременно поступают одноразрядные двоичные числа x1 и x2, и три выхода (=, >, <).
Из таблицы истинности логические уравнения компаратора при сравнении x1 с x2 получаются в виде
Реализация такого компаратора в базисе И–НЕ приводит к следующей схеме (рис. 27):
Многоразрядные компараторы обычно выполняют на базе одноразрядных. При этом используется принцип последовательного сравнения разрядов многоразрядных чисел, начиная с их старших разрядов, так как уже на этом этапе, если x1m 4>№ x2m, задача может быть решена однозначно, и сравнение следующих за старшими разрядов не потребуется.
Рис. 27. Одноразрядный компаратор двоичных чисел