30.Интерфейс с изолированными шинами ?

Отличительная особенность этого интерфейса является раздельная адресация памяти и вн.устройствами Для адресации памяти используется вся 16-разрядная ША и управляющий сигналом чтения и записи формируемые системой контроля при этом для обмена данными между МП и памятью используется большое количество команд.

Для адресации вн. устройств используется 8-разрядная ША и определяющий сигналы чтения данных вн.устройствами. Для обмена данными используется только 2 команды в/в при этом обмен данных происходит только через аккумулятор. Такой способ обмена снимает общую производительность системы. Достоинства использование все адресной шины для адресации памяти.

31.Интерфейс с совмещенными адресными шинами?

В этом интерфейсе используется вся ША и ШД для адресации памяти и вн.устройств. Один из разрядов шины используется для управление и разделения памяти вн.устройствами. Управляющие сигналы формируется с использованием сигналов приема и выдачи данных и 15- разрядной ША. Достоинства расширенный набор команд обращение вн.устройств.

32.Структурная схема интерфейса?

Дешифратор в схеме используется для декодирования адресного кода а на его входе и с помощью активного уровня активного выходного сигнала обеспечивает выбор адресного устройства. Объём блока памяти определяется разрядностью.

Буферные регистры памяти схемы используется для временного хранения данных через них осуществляется обмен данными между МК и вн.устройствами поэтому их называют портами в/вв. В качестве управляющих сигналов используется сигнал чтения внеш.устройсвами поэтому буферный регистр 1 и 2 используется как порты ввода.

Буферные регистры 3 и4 используются как порты вывода или управляет сигнал записи запоминающего уст-ва.

Алгоритм функция интерфейса заключается в следующем при выполнении команды обращается к вн.устройству на ША выставляется адрес внешнего устройства. Дешифратор дешифрирует адресный код и сигнал с его выхода подготавливает цепи приема данных подаются на МП в буферный регистр и управляющим сигналом записи вн.устройвом записывает в буферный регистр после этого они становятся доступным вн.устройству.

33.Интерфейс клавиатуры?

Ряды матрицы клавиатуры подключаются в младшие разряды канала связи параллельного адаптера, а столбцы в старшие разряды канал связи параллельного адаптера запрограммирован таким образом, что младшие разряды работают в режиме вывода, а старшие разряды в режиме ввода. К столбцам матрицы подключен источник питания, поэтому если программно вывести в одну из строк подкл ноль, то факт написания любой из клавиш в этой строку определяется по потенциалу в старших разрядов.

А первом шаге записывается в аккумулятор двоичное число в младший разряд в которых нули это нужно чтобы на 2 шаге это число пересылается в связь параллельного адаптера чтобы в строго в строках в матрицах образовывались сигналы с управления лог. Ноль. Далее на 3 и4 шагах содержимое канала связи вводится в аккумулятор и операция лог. «И» очищаются внутренние разряды.

На следующем этапе содержимое в аккумуляторе сравнивается с двоичным числом в старших разрядов строго лог. Единицы сравнение происходит до тех пор пока пара содержимое аккумулятора не будет равно двоичному числу. При этом в любом из старших разрядов канала связи будет, содержится лог, ноль это свидетельствует о факте нажатий одной из клавиш.