
- •Архитектура простой микро – эвм, структура простейшей памяти, состав команд.
- •Структура элементарного микропроцессора.
- •Функционирование микро – эвм: выполнение операции сложения.
- •Функционирование микро – эвм: действия на требования прерывания внешнего устройства.
- •Функционирование микро – эвм: использование регистра адреса/данных.
- •Функционирование микро – эвм: использование указателя стека.
- •И нтерфейс с озу.
- •Основные элементы интерфейса портов ввода/вывода.
- •Интерфейс с реальными портами ввода/вывода.
- •Синхронизация прерыванием передачи данных в устройства ввода/вывода.
- •Шины. Основные понятия.
- •Синхронизация шины.
- •Арбитраж шины.
- •Разновидности шин.
- •Разновидности озу.
- •Типы динамической памяти (fpm, edo, bedo, sdram)
- •Разновидности пзу(Постоянная память—rom, from, eprom).
- •Принципы кэширования.
- •Кэширование в процессорах старших поколений.
- •Архитектура микропроцессора intel 8086.
- •Микропроцессор intel 8086: регистры общего назначения, указатель команд, регистр флагов.
- •Внутренние регистры Регистры данных
- •Регистры сегментов
- •Регистры указателей и индексов
- •Указатель команд
- •Сегментация памяти в процессорах intel 8086.
- •Адресация
- •Способы адресации.
- •Режимы для указания адресов переходов.
- •Адресация портов ввода-вывода.
- •Принципы ввода/вывода, ввод/вывод по прерываниям.
- •Блоковые передачи и прямой доступ к памяти.
- •Регистры сегментов. Шесть 16-разрядных регистров содержат значения селекторов сегментов, которые указывают на текущие адресуемые сегменты памяти. Ниже перечислены эти регистры.
- •Режимы работы 32-разрядных процессоров семейства intel.
- •Основные понятия защищенного режима работы.
- •Основные понятия защищенного режима
- •Селекторы и дескрипторы.
- •Многозадачность. Переключение задач.
- •Страничное управление памятью в процессорах Pentium.
- •Страничное управление памятью в процессорах p6.
- •Режим виртуального 8086 (v86 и ev86).
- •Распределение памяти пк.
- •Стандартная память. Верхняя память (uma). Дополнительная память. Стандартная память — Conventional Memory
- •Верхняя память - uma
- •Дополнительная память — Extended и Expanded Memory
- •Основные характеристики озу.
- •Достоверность хранения данных.
- •Процессоры intel 486: пакетный режим передачи данных.
- •Процессоры intel 486: буферы отложенной записи.
- •Процессоры пятого поколения фирмы intel. Основные отличия по сравнению с предыдущими поколениями.
- •Процессоры Pentium
- •Технология mmx. Технология 3dnow!
- •Процессоры 6-го поколения фирмы intel. Основные особенности. Двойная независимая шина.
- •Обзор процессоров шестого поколения
- •Двойная независимая шина
- •Архитектурные принципы построения процессоров.
- •1.Технология cisc
Функционирование микро – эвм: действия на требования прерывания внешнего устройства.
Вход требования прерывания (INTR) отвечает на Н-сигнал внешнего устройства. Рис.14 показывает, что происходит, когда МП реагирует на такой сигнал. Предположим, что устройство интерфейса ввода на рис.14 загружено 8 бит параллельных данных, готовых для передачи в МП: процесс может быть продолжен в порядке, показанном на рис.14.
1. Интерфейс ввода выдает сигнал требования прерывания в направлении МП (см. 1 в кружке на рис.14).
2. Микропроцессор завершает выполнение текущей команды, находящейся в памяти по адресу 2006Н.
3. Поскольку управление должно обеспечить последующее обращение к команде по адресу 2007Н, содержимое счетчика команд (именно 2007Н) и содержимое большинства регистров МП помещается в специальную зону ОЗУ, называемую стеком. Это содержимое будет позже извлечено в определенном порядке в регистры МП и в счетчик команд.
4. А сейчас МП разветвляется в предопределенный адрес памяти и начинает выполнение подпрограммы обслуживания прерывания (в нашем примере 20D0H). Микропроцессор выполняет тогда команды подпрограммы, которые всегда в нашем примере обеспечивают выполнение операций ввода. По адресу 20DEH МП находит конец этой подпрограммы обслуживания и получает приказ вернуться в основную программу.
5. Перед возвращением в основную программу данные регистров и счетчик команд, помещенные в стек, возвращаются в МП.
6. Теперь счетчик команд отсылает МП в память по адресу 2007Н, т. е. в основную программу, и нормальное выполнение ее продолжается.
Прерывание является очень нужным способом, позволяющим периферии вмешаться и заставить МП выполнять требуемую операцию почти сразу. Многие микропроцессоры обладают одним или несколькими прерываниями. Входы прерывания могут быть названы также сбросами, новым запуском, маскируемыми прерываниями или сетками.
Функционирование микро – эвм: использование регистра адреса/данных.
Использование пары регистров HL в качестве указателя адреса является интересным свойством нашего типового МП. Обычно рассматривают ее использование в качестве указателя адреса, когда она временно берет на себя роль основного счетчика команд, указывая адрес ячейки памяти или УВВ. Регистры адреса/данных в рассматриваемом типовом МП называется также парой HL-регистров, регистром адреса, счетчиком данных или указателем адреса.
адрес |
данные |
|
2000 |
3А |
1:LOAD (аккум) |
2001 |
00 |
|
2002 |
21 |
|
2003 |
21 |
2:LOAD (рег. HL) |
2004 |
01 |
|
2005 |
21 |
|
2006 |
86 |
3:ADD |
2007 |
23 |
4:инкр. HL |
2008 |
86 |
5:ADD |
2009 |
23 |
6:инкр. HL |
200А |
77 |
7:STORE (аккум) |
|
|
|
Команда 1 имеет КОП 3AH (рис.18) и приказывает МП ЗАГРУЗИТЬ (LOAD) в аккумулятор содержимое ячейки памяти 2100H. Выполнение этой команды прямой загрузки аккумулятора показано на рис.19. После выполнения команды аккумулятор будет содержать первое слагаемое (0CH).
Команда 2 приказывает МП загрузить (LOAD) 2101H в пару регистров HL, емкость которых 16 бит. Это число представляет собой адрес памяти данных. Более точно команду 2 можно сформулировать так: загрузить пару регистров HL непосредственно следующими за КОП данными, ее выполнение приведено на рис.19. Заметим, что содержимое первой ячейки памяти (2004H) загружается в младший байт L, следующей за ней – в старший байт H пары регистров HL.
Команда 3 приказывает МП выполнить операцию сложить (ADD) содержимое аккумулятора с содержимым ячейки памяти, адрес которой содержится в паре регистров HL. Ее выполнение приведено на рис.19 (команда ADD). Пара регистров HL указывает на ячейку памяти 2101Н, и АЛУ складывает свое содержимое (0000 10102) с содержимым аккумулятора (0000 11002), что дает сумму (0001 01102), помещаемую в аккумулятор.
Команда 4 приказывает МП инкрементировать (увеличить на 1) содержимое пары регистров HL (см. рис.20). Заметим, что изменился только младший байт пары регистров HL.
Команда 5 снова приказывает МП сложить (ADD) содержимое аккумулятора и ячейки памяти с адресом 2102H, на которую указывает пара регистров HL (см. рис.20). Оба содержимых складываются, что дает сумму (0001 11012), помещаемую в аккумулятор.
По команде 6 содержимое пары регистров HL снова инкрементируется (см. рис.20).
Команда 7 приказывает МП поместить (STORE) содержимое аккумулятора, т.е. окончательную сумму (0001 11012) в ячейку памяти, на которую указывает пара регистров HL (см. рис.20), т.е. по адресу 2103Н. ;
Команды 3, 5, 7, взаимодействующие с парой регистров HL как с указателем адреса, используют косвенно-регистровый способ адресации.