3.2. БиКмоп-логика

У биполярных транзисторов способность отдавать ток в нагрузку гораздо выше, чем у МОП-транзисторов: они имеют большую передаточную проводимость. Это преимущество биполярного транзистора и легло в основу разработки БиКМОП-логических элементов. На рис.16.9 показана схема простейшего БиКМОП-инвертора.

Рис.16.9.

Рассмотрим принцип действия инвертора.

Предположим, что на входе сигнал равен нулю. Транзистор VT₁ будет закрыт, транзистор VT₂ ─ открыт. Так как VT₁ закрыт, ток базы VT₄ будет равен нулю, и он будет также закрыт. Ток базы транзистора VT₃ равен току стока транзистора VT₂. Транзистор VT₃ открыт и его эмиттерный ток будет являться током заряда ёмкости нагрузки С_н (рис.16.10а).

Рис.16.10. а

Рис.16.10. б

Следовательно, ток заряда ёмкости С_н в инверторе будет в β+1 раз больше, чем в КМОП-инверторе, следовательно быстродействие БиКМОП-инвертора будет гораздо выше, чем у КМОП-инвертора.

Предположим, что на входе сигнал на входе равен 1. Транзистор VT₂ будет закрыт, транзистор VT₁─ открыт. Конденсатор быстро разряжается через небольшое сопротивление VT₁ (рис.16.10б)..

К недостаткам БиКМОП-инвертора следует отнести то, что уровень логической единицы меньше напряжения питания за счёт падения напряжения на открытом эмиттерном переходе транзистора VT₃. Уровень логического нуля у БиКМОП-инвертора тоже несколько выше, поэтому помехоустойчивость его ниже, чем у КМОП-инвертора. Кроме того, биполярные транзисторы инерционны за счёт объёмного заряда, накопленного в базе и требующего времени для рассасывания. В современных интегральных БиКМОП-инверторах этот недостаток устраняют введением в схему цепей, ускоряющих процесс рассасывания объёмного заряда, например, шунтированием эмиттерных переходов биполярных транзисторов n-канальными МОП-транзисторами..

4. Элементы ттл, эсл.

Примером цифровых логических схем можно назвать схемы ТТЛ (транзисторно-транзисторная логика) и ЭСЛ (эмиттерно-связанная логика) (для наглядности на лекции будет показана крупным планом схема ТТЛ и ЭСЛ, и проделан расчёт мощности, потребляемой схемой ТТЛ в режиме разных уровней напряжения со стороны входа).

4.1 ТТЛ ─ транзисторно-транзисторная логика.

ТТЛ-схема основательно потеснена современными новыми технологиями в области создания КМОП- и БИКМОП-логики, но схема ТТЛ и сегодня находит применение.

Предшественником схемы ТТЛ была диодно-транзисторная логика (ДТЛ), но затраты на её изготовление были немалыми, да и степень интеграции была низкой. Чтобы изготовить, например, диодную матрицу, выполняющую операцию «И», необходимо было изготовить необходимое количество «карманов» под диоды, изоляционные слои во избежание замыкания между ними. Тем более, затраты на изготовление диода, транзистора и резистора оказались одинаковыми. Таким образом, диодная матрица была заменена многоэмиттерным транзистором (МЭТ) и появилась схема ТТЛ. Транзисторы МЭТ используются только в интегральном исполнении.

На рис.16.11 показана схема ТТЛ с простым инвертором, выполняющая логическую операцию «2И-НЕ», а на рис.16.12 схема ТТЛ со сложным инвертором, выполняющая точно такую же функцию. Рассматриваем работу обеих схем одновременно.

Рис.16.11

Рис.16.12.

Количество эмиттеров определяет количество входов. Операцию «И» в схемах ТТЛ реализуют многоэмиттерные транзисторы VT₁, а операцию инверсии «НЕ» выходные ключи (VT₂ на рис.16.11 и VT₄ на рис.16.12).

Примечание. Направления токов для разных состояний со стороны входа на обеих схемах показаны разными цветами:

Красные стрелки соответствуют состояниям со стороны входа схем, когда U_вх1= ЛГ0, а U_вх2= ЛГ1.

Синие стрелки ─ когда U_вх1= U_вх2 = ЛГ1.

Допустим на входах обеих схем действуют напряжения высокого уровня (U_вх1= U_вх2 = ЛГ1). Эмиттерные переходы МЭТ при таких условиях находятся в обратносмещённом состоянии, а коллекторные ─ в прямосмещённом. Транзисторы МЭТ поставлены в инверсный режим. На рис.16.13 и рис.16.14 показаны схемы замещения для цепей, в которых протекают токи при указанных состояниях со стороны входа, а распределение токов в схемах (рис.16.11 и рис.16.12) и в схемах замещения) показано синими стрелками. Ток базы МЭТ равен:

Для схемы рис.16.10 (и схемы замещения на рис.16.12).

(16.9)

Для схемы рис.16.11 (и схемы замещения на рис.16.13).

(16.10)

В формулах (16.9) и (16.10) напряжения U*_VD ─ это напряжения прямосмещённых p-n-переходов.

Рис.16.13. (для схемы 16.11, когда Uвх1= Uвх2 = ЛГ1)

Рис.16.14 (для схемы 16.12 когда Uвх1= Uвх2 = ЛГ1)

В схеме на рис. 16.11 коллекторный ток МЭТ, усиленный в (β_i+1) раза, втекает в базу транзистора VT₂. Для ограничения базовых токов транзисторов VT₂ используют специальную «горизонтальную» технологию, которая позволяет снизить инверсный коэффициент усиления β_i до значения, меньшего 0,01, и, кроме того, β_i можно уменьшить шунтированием коллекторного перехода диодами Шоттки. При этом ток базы транзисторов VT2 становится небольшим. Транзисторы VT₂ открывается. Потенциалы базы становятся равными U*. На этом процесс формирования логического нуля на выходе в схеме на рис.16.11 заканчивается; транзистор VT₂ в этой схеме работает в режиме насыщения и на выходе U_кэ2 = U_ост = ЛГО.

В более сложной ТТЛ (со сложным инвертором) на рис.16.12 введена схема «Дарлингтона» ─ составной транзистор из VT₂ и VT₄. Эти транзисторы открываются и закрываются одновременно. Чтобы ограничить ток базы транзистора VT₄, в цепь его базы включен резистор R₃: часть тока эмиттера VT₂ ответвляется через R₃; вообще принципиальной необходимости в этом резисторе нет. Током эмиттера VT₂ открывается транзистор VT₄, который переходит в режим насыщения и на его выходе устанавливается низкий уровень напряжения ─ ЛГО.

Транзистор VT₃ в это время остаётся закрытым при открытом до насыщения VT₄: режим отсечки этого транзистора обеспечивается диодом VD. Для убедительности подтвердим это схемой на рис 16.15, из которой сознательно исключим диод VD.

Рис.16.5

Рис.16.16.

Транзистор VT₂ в схеме ТТЛ со сложным инвертором работает на границе с активным режимом. Напряжение на его выходе принимаем равным U_кэ2 ≈ 0,7 В. Напряжение на выходе насыщенного транзистора VT₄ составляет (0,05 … 0,1) В. В итоге получаем суммарное входное напряжение U_бэ3 ≈ 0,6 В (рис.16.16). Следовательно, при отсутствии диода VD транзистор VT₃ откроется. Вводим в схему диод и видим, что для отпирания двух активных элементов (VT₃ и VD) потребуется, как минимум, 1,4 В > 0,6 В.

Транзисторы VT₃ и VT₄ работают по принципу двухтактной схемы: если один открыт, то другой должен быть закрыт. Поскольку транзисторы инерционны, то в схеме наблюдается короткий промежуток времени, когда транзисторы VT₃ и VT₄ открыты одновременно (один ещё не закрылся, другой уже открылся). В этот момент времени может произойти короткое замыкание по шине питания. Чтобы этого избежать, в коллекторную цепь транзистора VT₃ включен резистор R_к2 небольшого номинала (порядка 200 … 300 Ом). Такая величина сопротивления не сможет сильно повлиять на выходное сопротивление схемы ТТЛ, которое должно быть по возможности минимальным.

Мы проанализировали работу схемы ТТЛ при условии, когда U_вх1 = U_вх2 = U¹ = ЛГ1. А теперь рассмотри работу тех же схем, при других условиях со стороны входа. Но так как мы довольно подробно проанализировали работу обеих схем при U_вх1 = U_вх2 = U¹, то, чтобы не повторяться, рассмотрим работу только схемы ТТЛ с простым инвертором (рис.16.10). Для схемы со сложным инвертором рассуждения будут таким же, что и для схемы ТТЛ с простым инвертором.

Допустим на одном из входов схемы ТТЛ с простым инвертором действует уровень ЛГО (например U_вх1 = U⁰), , а на другом по-прежнему уровень ЛГ1. Для удобства такого режима представим двухвходовой МЭТ в виде двух, раздельных входных транзисторов (VT_1-1 и VT_1-2, рис.16.17).

рис.16.17.

Такое состояние схемы со стороны входа несколько увеличивает напряжение на базе VT₂ [на (1 …2)φ_t]. Режим МЭТ по второму входу [транзистор (VT_1-2)] не изменился, а эмиттерный переход МЭТ по первому входу [транзистор (VT_1-1)] пришёл в прямосмещённое состояние и VT_1-1 открывается до насыщения. Напряжение на выходе VT_1-1 не более (2…4) φ_t, что составляет примерно (50 … 100) мВ. Это напряжение поступает на базу выходного ключа (транзистор VT₂) и, конечно, транзистор VT₂ будет надёжно заперт. На выходе устанавливается высокий уровень напряжения U_VT2 ≈ E_k. В таком режиме со стороны входа схема ТТЛ отдаёт энергию во внешнюю цепь. Распределение токов в схеме показано стрелками красного цвета.

Выводы.

• Уровень выходного напряжения схемы ТТЛ меняется с U¹ до U⁰ только при условии, если «И» по первому, «И» по второму входам действуют уровни логической единицы. Таким образом, схема ТТЛ и с простым, и со сложным инверторами выполняет сложную логическую функцию «2И-НЕ»

• Для схем ТТЛ характерен большой логический перепад напряжения на выходе.

• Недостатком схемы ТТЛ с простым инвертором (рис.16.12) является её низкая помехоустойчивость и низкая нагрузочная способность: при увеличении числа нагрузок возрастает влияние суммарной нагрузочной ёмкости С_н. Возрастает и постоянная заряда этой ёмкости τ_з = C_нR_к.. Для повышения нагрузочной способности и уменьшения постоянной заряда С_н и произошла замена ТТЛ с простым инвертором на ТТЛ со сложным инвертором.

0. ЭСЛ ─ эмиттерно-связанная логика

В основе схемы ЭСЛ лежит переключатель тока (ПТ). Отличие от простого переключателя тока в том, что в одно из плеч ПТ включен не один, а несколько параллельных транзисторов (в упрощённой схеме ЭСЛ на рис.16.18 включено два транзистора VT₁ и VT₃). Эти транзисторы абсолютно равноправны: при отпирании одного из них, или обоих одновременно, ток I₀ переводится из правой ветви в левую. ЭСЛ выполняет логическую функцию «ИЛИ-НЕ».

Эмиттерные повторители выполнены на транзисторах VT₄ и VT₅. За счёт эмиттерных повторителей схема ЭСЛ имеет малое выходное сопротивление. Кроме того, эмиттерные повторители смещают уровни коллекторных потенциалов на величину U*: без такого смещения переключатели тока не могут работать совместно.

Рис.16.18

В схеме ЭСЛ два выхода; с выхода эмиттерного повторителя на транзисторе VT₄ снимается инвертированный сигнал , а с выхода повторителя на транзисторе VT₅ ─ неинвертированный (Y=X₁+X₂)_.

Поскольку основным элементом в схеме ЭСЛ является переключатель тока (ПТ), то рассмотрим работу упрощённой схемы переключателя тока из схемы ЭСЛ на транзисторах VT₁ и VT₂ (рис.16.19). Транзистор VT₃ из схемы исключим. Генератор тока в эмиттерных цепях заменим на резистор R_э.

Схема ПТ состоит из двух симметричных ветвей (рис.16.19). Назначение ПТ переключение тока из одной ветви в другую. У ПТ два входа, но на одном из них постоянное (опорное) напряжение, на втором ─ управляющее напряжение, с помощью которого и происходит перевод тока из одного плеча в другое.

Особенности схемы ПТ:

• управление схемой осуществляется не током, как было до сих пор в схемах на биполярных транзисторах, а напряжением;

• транзисторы в ПТ работают в активном режиме, что позволило повысить скорость переключения: в активном режиме накопление объёмного заряда отсутствует, поэтому не требуется время на его рассасывание.

4.2.1. Рассмотрим работу схемы ПТ в статическом режиме.

Предположим, что на входе левой ветви U_упр = 0. В этом случае ток будет протекать только по правой ветви I_пв = I₀. (Если вместо резисторов R_к включить лампочку накаливания, то она будет гореть только в правой ветви схемы).

Рис.16.19.

Допустим открытыми будут оба транзистора. Токи, протекающие в каждой ветви будут равны I_пр = I_лв = 0,5I₀.

Если на управляющий вход подан сигнал U_упр = E_оп, то VT₁ открывается, а транзистор VT₂ закрывается, так как потенциал эмиттера второго транзистора относительно базы возрос. Весь ток направляется в левую ветвь схемы I_лв = I₀.

Таким образом, перепад управляющего напряжения относительно среднего значения на величину ∆U_упр = ±δ, обеспечивает переключение тока I₀ из одной ветви схемы в другую.

Проанализируем работу открытого, но ненасыщенного транзистора.

Так как транзисторы работают в активном режиме, то Ток базы транзистора

Напряжение на коллекторе

(16.11)

Чтобы обеспечить транзисторам активный режим, необходимо выполнить условие ─ напряжение на коллекторе U_кб ≥ 0 (U_к > U_б). Подставим это неравенство в 16.11

(16.12)

Где ─ запускающий импульс напряжения на базе.

В принципе это неравенство можно заменить равенством, потому что незначительное отрицательное напряжение на коллекторе не вызовет заметной инжекции носителей из этой области.

4.2.2. Переходные процессы в ПТ.

Первым этапом переходного процесса будет заряд входной ёмкости при поступлении на вход отпирающего импульса Анализ переходных процессов в переключателе тока аналогичен тому, который был проведён для переходных процессов в транзисторном ключе (лекция № 15). Отпирание транзистора VT₁ в схеме ПТ произойдёт только после того, как входная ёмкость зарядится до уровня, равного U^*. Следовательно, за счёт входноё ёмкости происходит задержка фронта выходного импульса

(16.13)

Формула (16.13) справедлива для любых сигналов, симметричных относительно потенциала «Е».

Транзисторы в ПТ работают в активном режиме, поэтому фронт и срез импульс будут экспоненциальными. Их длительности на уровне (0,1…0,9)∆I_k одинаковы и равны где

Сопротивление в цепи коллектора выбирают из условия

Обычно значения лежат в пределах 0,5 … 2 кОм, а значения тока I₀ ─ в пределах 0,5 … 2 мА. При расчёте мощности, потребляемой схемой ЭСЛ, необходимо учитывать ещё и токи эмиттерных повторителей.