
- •Лекция №1 литература.
- •План лекции
- •Самостоятельная проработка
- •Введение
- •1. Назначение и краткий обзор развития схемотехники эвм(5 проблем)
- •2. Активны и пассивные элементы схемотехники
- •4. Понятие блок-схемы, функциональной и принципиальной схемы
- •5.Условные обозначения схемотехнических элементов
- •Лекция №2 План лекции.
- •3. Формы представления информации
- •4. Входной контроль
- •1 Краткий словарь схемотехники
- •2. Функциональная схема эвм и принцип ее работы
- •3. Формы представления информации
- •Лекция №3 план лекции
- •Функциональные узлы эвм
- •2 Формирование и преобразование сигналов
- •Дифференцирующие цепи
- •Оперативное запоминающее устройство
- •Устройство управления
- •Арифметическое устройство
- •Самостоятельная работа формирование и преобразование сигналов Дифференцирующие цепи
- •Интегрирующие цепи (иц)
- •Лекция №4 план лекции
- •Код. Кодирование. Способы кодирования
- •Формы представления чисел
- •3. Двоичное кодирование текстовой информации
- •4. Двоичное кодирование графической информации
- •2. Формы представления чисел
- •3. Двоичное кодирование текстовой информации
- •4. Кодирование графической информации
- •Изображения растровые векторные
- •Кодирование векторных изображений.
- •Лекция №5
- •5.1 Логическое отрицание не
- •5.2 Логическое умножение и
- •5.3 Логическая функция сложения или
- •5.4 Функция Шеффера
- •5.5 Стрелка Пирса
- •5.6 Исключающее или
- •5.7 Эквивалентность
- •5.8 Импликация
- •Лекция №6а план лекции
- •Этапы развития логики
- •Законы алгебры логики
- •Законы алгебры логики
- •Лекция №7 минимизация функции
- •Самостоятельная работа Минимизация логической функции
- •Лекция №8-9 план лекции
- •1.Принцип работы полупроводниковых устройств
- •2. Потенциальные системы схем эвм
- •Рассмотрим принцип работы транзистора
- •Инвертор
- •Транзисторная логика(самостоятельная работа)
- •Лекция №10 схемотехника транзисторно-транзисторнй логики (ттл)
- •Лекция №11
- •2. Схемотехника ис инжекционной логики--иил (и2л)
- •Схемотехника ис инжекционной логики и2л
- •Лекция 12
- •Схемотехника транзисторной логики со связанными эмиттерами(эстл).
- •2. Схемотехника ис на полевых транзисторах (пт)
- •Схемотехника ис на полевых транзисторах (пт)
- •Лекция №12а схемотехника цифровых элементов
- •9.1 Схемотехника триггерных схем
- •9.2 Асинхронный rs-триггер
- •Лекция №13
- •10.0 Основные динамические параметры интегральных схем потенциального типа
- •Самостоятельная работа Развитие схем потенциального типа
- •10.2 Таблица сравнения цифровых интегральных микросхем
- •Лекция №13а схемотехника цифровых элементов
- •9.1 Схемотехника триггерных схем
- •9.2 Асинхронный rs-триггер
- •Лекция №14
- •11.0 Регистры хранения и сдвига
- •11.1 Регистры сдвига на d-триггерах с параллельным выводом информации
- •Лекция №14а универсальные jk триггеры
- •9.7 Триггер Шмитта – (тл)
- •Лекция №15 универсальные регистры
- •Лекция №17(самотоятельно) кольцевой счетчик
- •12.3 Делители частоты
- •Лекция №18a синхронный (тактируемый) rs, d и т триггеры
- •Выходной сигнал q сохраняется до прихода очередного тактового импульса. Причем эта информация хранится в d-триггере, пока не придет следующий бит (0 или 1) информации. По сути это ячейка памяти.
- •Лекция №20 регистры хранения и сдвига
- •Регистры сдвига на d-триггерах с параллельным выводом информации
- •Лекция №21 план лекции
- •Реверсивные счетчики (рс)
- •Кольцевой счетчик
- •Делители частоты(Самостоятельно)
- •Лекция №23 преобразователи кодов
- •Лекция №24 дешифраторы decoder (dc)
- •Контрольная работа Используя таблицу истинности составить временные диаграммы дешифратора 2х4
- •Лекция №25
- •Пример сети с двумя типами мультиплексоров самостоятельная работа
- •Лекция №26 демультиплексоры
- •Лекция №27 сумматоры и алу
- •Контрольная работа
- •Лекция №28 сумматоры и алу
- •Лекция №29-30 схемотехника обслуживающих элементов Генераторы и формирователи импульсов
- •Формирователи импульсов
- •Лекция №28 схемотехника аналоговых и комбинированных узлов Операционные усилители(оу)
- •Лекция №31 схемотехника аналоговых и комбинированных узлов Операционные усилители(оу)
- •Лекция №32-33 компараторы и таймеры
- •Цифро-аналоговые и аналого-цифровые преобразователи
Выходной сигнал q сохраняется до прихода очередного тактового импульса. Причем эта информация хранится в d-триггере, пока не придет следующий бит (0 или 1) информации. По сути это ячейка памяти.
D-триггеры могут быть собраны также на логических элементах ИЛИ-НЕ
Рис. Изображение в виде треугольника для синхронизации входов с динамическим уравнением
Обычно в подобных случаях говорят, что управление осуществляется единицей (1) или же нулем. Или же в первом случае управляется триггер передним, а во втором случае задним фронтом положительного импульса.
При обработке информации эффективнее – другая разновидность триггера – триггер со счетным входом или же Т-триггер.
Т-ТРИГГЕР
Его называют также триггер со счетным входом, он реализует операцию счета по модулю два. Информация на выходе такого триггера меняет свой знак на противоположный при каждом положительном (или отрицательном) перепаде напряжения на входе.
В схемотехнике Т-триггеров, как правило, - нет. Их можно организовать на базе D или же JK-триггеров.Выходная частота сигнала в два раза меньше, чем на входе. Следовательно, Т-триггер можно использовать как делитель частоты или же двоичный счетчик.
Увеличивая количество Т-триггеров можно образовать счетчик (двоичный) на Т-триггерах.
Лекция №20 регистры хранения и сдвига
Основу регистра составляют триггеры типов RS, JK, D и их модификации. (элементы хранения информации).
Регистр – узел вычислительной машины, служащий для хранения машинных слов или его частей. Обычно регистр имеет дополнительные цепи, с помощью которых выполняются следующие операции:
Прием информации;
преобразование (из прямого в обратный код и наоборот);
выдача;
гашение (установка "0");
хранение.
На рисунке приведена схема регистра хранения n-разрядного слова. Регистр построен на синхронных RS-триггерах. В схеме регистра предусмотрены цепи, обеспечивающие выполнение дополнительных микроопераций.
Объединение входов R каждого триггера общей шиной образует шину гашения (установка "0"). Для установления регистра в состояние "0" необходимо подать одновременно сигналы, соответствующие "1", по шине Уст. "0" и шине С, объединяющей синхронизирующие входы триггеров.
Цепь параллельного приема кода Х1..Хn представлена конъюнкторами, выходы которых связаны с установочными входами S-триггеров.
Входы этих конъюнкторов объединены общей шиной приема П. Суть микрооперации "Прием" заключается в следующем.
Регистр устанавливается в состояние "0".
Принимаемый код Х1..Хn подается на входы конъюнкторов.
Затем подается сигнал по шинам П и С. В разрядах, где Хi=1 происходит установка триггеров в единичное состояние. В разрядах, где Хi=0, состояние триггеров не изменяется.
Рис. Схема регистра хранения n-разрядного слова
Микрооперация "Выдача" реализуется с помощью конъюнкторов, на входы которых поступают сигналы с прямого выхода Qі триггеров. Вторые входы этих конъюнкторов объединены общей шиной – шиной выдачи В прямого кода. Подавая сигнал по шине В, получаем на выходе конъюнкторов прямой код Х1..Хn, а при подаче сигнала по шине преобразование (Пр.) на выходе получаем обратный код .
Широко используется в регистрах парафазный прием и выдача информации. Такое решение не требует предварительной установки в "0" элемента хранения при выполнении приема. На рисунке для приема парафазного кода необходимо подать сигнал по шинам С1 и П.
Рис. Прием парафазного кода в регистре
Чтобы триггер Тi в данной схеме осуществлял хранение кода, достаточно исключить подачу сигнала по шине П. Использование парафазной передачи позволяет совместить выдачу кода с одного регистра с приемом кода на другой регистр. Для этого выход Qi соединяют с входом S, а выход с входом R триггера Тi. Для парафазной передачи кода с триггера Тi на триггер Тi' достаточно подать сигнал по шине С2.
Работу регистров хранения можно представить в 5 этапов:
"УСТАНОВКА НУЛЯ Подается сигнал на вход RS-триггера, т. е. С=R=1; 2) "ЗАПИСЬ". По шине П и С подается сигнал, т. е. П=С=1. При этом для входов Хi=1 "запись", а для входов Хi=0 "хранение", т. е. состояние триггеров не меняется; 3) "ХРАНЕНИЕ". (Пприем=0) Q(t+1)=Q(t); 4) "ВЫДАЧА" прямого кода В=1; 5)"ВЫДАЧА" обратного кода Пр=1.
Работу парафазного регистра можно разделить на 3 этапа:
"ЗАПИСЬ КОДА" – Пприем=С1=1;
"ХРАНЕНИЕ КОДА" – П=0;
"ВЫДАЧА КОДА" – С2=1.