12.3 Делители частоты
Часто при проектировании цифровых автоматов возникает необходимость в делителях частоты, для которых коэффициент счета (Ксч) - любое целое число.
Требуемое число Ксч (2, 3, 4, 5 ...10) получают путем введения в счетчики обратных связей. Очевидно, что для разработки счетчика с модулем (коэффициентом деления Ксч) 2, 4, 8 не требуется цепь обратной связи, а меняется лишь количество последовательно соединенных разрядов Т-триггеров.
Следовательно, для разработки делителя частоты с модулем 3, 5, 7, 9 необходимо между выходным и входным триггером включить делитель частоты на любое натуральное число n.
При этом модуль (коэффициент счета) определяется:
Ксч=2n+1.
Например, для счетчика делителя частоты с коэффициентом (модулем) 3 n=1. Это означает, что имеется обратная связь (непосредственная без ЛЭ) между входным и выходным триггерами.
Делитель на 5
Делитель на 6
Рис. 12.20 Делители частоты
Лекция №18a синхронный (тактируемый) rs, d и т триггеры
Синхронный (тактируемый) RS-триггер имеет управляющий вход – С (clock – основная синхронизация), который при С=1 разрешает переключение по закону RS-триггера, при С=0 триггер сохраняет свое состояние.
Схема и временные диаграммы тактируемого синхронного RS-триггера приведены на рис.
Характеристические уравнения для RS-триггеров:
Q(t+1)=S(t)VQ(t)*
(t),
где Q(t+1) – состояние триггера в момент времени t+1.
Рис. Схема и временные диаграммы тактируемого синхронного RS-триггера
Тригер называется синхронным, так как работа триггера управляется при наличии сигналов С, S и R.
В таком простейшем
виде (R-S,
)
ячейки памяти (запоминающие ячейки)
входят в состав более сложных схем.
Синхронизирующие входы с динамическим управлением часто используются в ИС высоких степеней интеграции.
Техническим решением, обеспечивающим сокращение числа тактовых сигналов в цепях управления цифровыми устройствами, также является применение двухступенчатых триггеров. Такие триггеры позволяют за один такт производить запись новой и съем старой информации. Для хранения одного бита информации в этом случае приходится использовать две элементарные триггерные схемы, информация в которых устанавливается взаимоинверсными тактовыми импульсами. Так как при этом два триггера объединяются в одну схему, то второй тактовый импульс получают инвертированием первого. Если на тактовый вход подается сигнал С=1, то входная информация принимается в триггер ступени I; в это время схемы 2И-НЕ на входе триггера ступени II заблокированы нулевым сигналом.
Рис. Двухступенчатый триггер
При подаче на тактовый вход триггера сигнала, равного "0", схемы " И-НЕ на входе основной запоминающей ячейки закрыты, а на входе вспомогательной запоминающей ячейки – открыты, и она принимает информацию из основной ячейки (триггер II ступени принимает информацию от триггера ступени I).
Так как триггер управляется сигналами R, S, C, то это синхронный двухступенчатый RS-триггер.
Следует отметить, что триггер любого типа является простейшим цифровым автоматом (автоматом Мура), его работу можно представить: в виде таблицы, в виде временных диаграмм или же характеристическим уравнением.
D-ТРИГГЕРЫ.
D-триггер - триггер задержки (от английского delay-задержка), при разрешающем сигнале на тактовом входе C устанавливается в состояние, соответствующее потенциалу на входе D. Если обозначать выходной сигнал триггера буквой Q, то для D – триггера можно написать следующее равенство: Qn=Dn-1. Индексы n и n-1 указывают на то, что выходной сигнал Q изменяется не сразу после изменения входного сигнала D, а только с приходом разрешающего тактового сигнала, т.е. существует задержка.
Dn |
Q(t) |
Q(t+1) |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
Тактирование D-триггера может осуществляться уровнем или фронтом. Более простым является статический D-триггер первого типа, который реализуется на основе RS-триггера.
Статический D-триггер синхронизируемый уровнем
Статический D-триггер
Анализ работы и временная диаграмма показывают, что сигнал с входа D проходит на выход Q только при условии высокого уровня на тактовом входе C.
В тактируемом фронтом D-триггере изменение потенциала на входе D, синхронное с тактовыми импульсами, повторяется на выходе Q по перепаду уровня (в данном случае с низкого на высокий) с задержкой относительно тактовых импульсов.
Динамический D-триггер