9.7 Триггер Шмитта – (тл)

Рассмотрим работу ТЛ на примере микросхемы 564ТЛ1, представляющий собой 4 триггера Шмитта с встроенной логикой 2И-НЕ. Условное графическое обозначение приведено на рис. 9.22:

Рис. 9.22 Триггер Шмитта

В исходном состоянии, при подаче на один из входов триггера "1", а на другой вход "0", на выходе триггера устанавливается логическое "1". При увеличении напряжения на входе от нуля до U_пит работа ТЛ определяется 3-мя этапами (состояниями).

1 этап – состояние ТЛ при увеличении входного напряжения (U_вх) от нуля до порогового значения (U^1,0_пор).

Нужно отметить, что в отличие от других триггеров триггер Шмитта содержит пороговое устройство, которое позволяет при переходе через пороговые уровни формировать на выходе сигнал (-образный) с хорошими фронтами. Так как быстродействие схемы (ИС) зависит, прежде всего, от времени задержки при включении, а это зависит от фронтов сигнала.

2 этап. Соответствует состоянию триггера при увеличении напряжения на входе от порогового напряжения U^1,0_пор до величины порогового напряжения U^0,1_пор.

3 этап – состояние триггера при увеличении напряжения на входе от порогового напряжения U^0,1_пор до напряжения питания.

Передаточная характеристика имеет следующий вид.

Рис. 9.23 Передаточная характеристика

Значения пороговых напряжений

Uпит, В	U1,0пор, В	U0,1пор, В	Uгистер=U0,1пор-U1,0пор
3	1.7	1.96	0.26
5	2.2	3.0	0.8
10	3.6	6.0	2.4
15	4.8	9.0	4.2

Максимальные частоты входных импульсов при нормальной температуре – до 2 мГц, при этом, чем выше U_пит, тем f_вх выше. Соответственно длительность входных сигналов для МС 564ТЛ1 составляет 250...500 нс.

Максимальная емкость нагрузки равна 1000 пф, с_вх7,5 пф.

Итак, 8 типов триггеров: RS (TP), D( ТМ), T (TT), динамические TD, Шмитта (ТЛ), комбинированные (DT, RST), универсальные (JK, DV) и прочие (ТП).

Тип	RS	D	JK	Шмитта	T	Динам.	Комб.	Прочие
Услов. обозначение	TP	TM	TB	ТЛ	TT	TD	DT RST	ТП

Лекция №15 универсальные регистры

Очень удобны универсальные регистры, позволяющие производить как последовательную, так и параллельную запись и считывание. Такие регистры можно использовать в качестве преобразователей параллельного кода в последовательный и обратно. На рисунке – общий вид микросхемы К155ИР1 – четырехразрядный сдвиговый регистр.

Рис. 11.5 Общий вид микросхемы К155ИР1 – четырехразрядный сдвиговый регистр

Регистр работает в режиме сдвига по тактовым импульсам, поступающим на вход С₁, если на входе V₂ имеется напряжение низкого уровня. Вход V₁ служит для ввода информации в первый разряд регистра в этом режиме. Если же на входе V₂ напряжение высокого уровня, то регистр производит параллельную запись информации с входов D₁…D₄ импульсам синхронизации, поступающим на вход С₂.

Аналогично этой микросхеме разработаны 8, 16, 32, 64 – разрядные регистры на ИС серии К155, К500, К176 564 и др.

Таким образом, регистры могут быть реализованы на RS, JK, D-триггерах и в зависимости от триггера схема регистра может быть изменена.

Рассмотрим конструкции и принцип работы регистра К155UP1 при сдвиге влево.

Рис. 11.6 Регистр К155ИP1

Регистр выполняет функцию SI/PO и обеспечивает сдвиг в сторону младших и старших разрядов.

Выполнив соединение D_i=Q_i+1 получим РС в сторону младших разрядов (М=1).

При М=0 сдвиг в сторону старших разрядов.

В настоящее время разработаны и эксплуатируются регистры: SI/SO, SI/PO, PI/SO, PI/PO (S – serial – последовательно, P – parallel – параллельно).

Выбор их осуществляется в зависимости от места назначения и возлагаемых на них функций.

После записи всего кода числа (входной информации) можно осуществить параллельный вывод. Для этого необходимо приведенную схему РС дополнить логическими схемами 2И или же 2И-НЕ в зависимости от того, какой код требуется получить на выходе: прямой или инверсный.

Преобразование последовательного кода в параллельный:

Рис. 11.7 Преобразование последовательного кода в параллельный

Данная схема позволяет преобразовать последовательный код числа Х в параллельный .

Считывание параллельного кода осуществляется специальным сигналом Х₂, подаваемым после полного введения последовательного кода в РС.

Подобные регистры называются последовательными т. е. запись и считывание информации происходит последовательно.

Рис. 11.8 Временная диаграмма последовательного регистра

Обычно, регистр хранения дополняется схемами, выполняющими операцию сдвига, образуя регистры хранения и сдвига. На таких регистрах осуществляется сдвиг двоичных чисел, двоичных кодов (кодов, команд, констант и т. д.). Сдвиг двоичных чисел выполняется в сторону старших и младших разрядов (соответственно сдвиг влево и вправо). Аналогично осуществляется и сдвиг двоичных кодов: влево от разряда со старшим номером, в сторону разряда с меньшим номером, вправо – наоборот. Сдвиги могут осуществляться на один или несколько разрядов одновременно. В любом из указанных случаев каждый запоминающий элемент Т_i регистра должен:

• передать хранимую информацию на элемент Т_i+1 или Т_i-1 при сдвиге на один разряд одновременно;

• изменить свое состояние за счет приема информации от триггера Т_i-1 или Т_i+1.

На рисунке приведена схема регистра сдвига и временные диаграммы.

Рис. 11.9 Схема регистра сдвига и временные диаграммы

Одновременное изменение состояния триггера Т_i и передача информации не возможно. Поэтому основная трудность реализации операции сдвига заключается в разделении во времени выполнения указанных этапов в каждом разряде регистра.

В потенциальной системе интегральных элементов эта трудность исключается за счет использования синхронных двухступенчатых RS или же JK-триггеров. Или синхронных триггеров с динамическим управлением записью (JK, D). В них по переднему фронту синхросигнала происходит прием информации, а по заднему – изменение состояния. На рисунке приведена схема регистра сдвига вправо на один разряд. Регистр построен на синхронных двухступенчатых ТТ-триггерах с параллельными цепями выдачи и приема. Здесь в каждой паре разрядов осуществляется парафазная передача с выходов i-го разряда на входы (i+1)-го разряда регистра. Сдвиг происходит подачей одного импульса на шину сдвига С, объединяющую синхронизирующие входы всех триггеров регистра.

На рисунке также приведена временная диаграмма работы регистра сдвига. Диаграмма построена при условии, что перед сдвигом на регистре зафиксирован код 101010. Исходное состояние трех промежуточных разрядов регистра соответствует коду 101. После подачи сигнала по шине сдвига С через время, равное t_зд.р., устанавливается код 010 и т. д. Из временной диаграммы следует, что

t_сдвt_и+t_{зд. р}

Регистры сдвига, обеспечивающие сдвиг влево и вправо на к1 разрядов, называют реверсивными. Регистры сдвига могут иметь не одну цепь сдвига (например, влево), а несколько цепей, каждая из которых обеспечивает сдвиг, например, 1, 2, 4, 8 разрядов одновременно. Принципы построения регистра и время сдвига при этом не меняются, увеличивается лишь объем логического оборудования.

Рассмотрим параллельный и последовательный регистры на D-триггерах.

На рисунке входы Х₁...Х_n являются информационными.

Рис. 11.10, 11.11 Параллельный регистр на тактируемых D-триггерах и его условное обозначение соответственно

В этом параллельном регистре на тактируемых D-триггерах код числа подается на информационные входы Х₁...Х₄. Запись числа осуществляется с приходом тактового импульса, подаваемого на вход С.

Выходная информация изменяется с подачей нового входного слова и приходом следующего импульса записи. Такие регистры используют в ОЗУ.

На рисунке также (б) приведено графическое условное обозначение.

Реверсивные сдвигающие регистры

Рассмотрим символическую схему наглядно поясняющую операции, производимые 4-хразрядными реверсивными СР типа SI/SO.

Рис. 11.12 Символическая схема реверсивных сдвигающих регистров

Последовательный ввод и передача информации из триггера Q_i в триггер Q_i+1 или из триггера Q_i в триггер Q_i-1 обозначены направленными ветвями: DS₀ и SO₃=Q₃ – последовательные вход и выход данных при сдвиге в сторону младших разрядов (сдвиг вправо). Сдвиг вправо и влево означают направление сдвига в общепринятой записи двоичных чисел.

Более сложные реверсивные регистры РС типа PI/PO имеют параллельные входы и выходы данных и выполняют 4 операции: сдвиг влево, сдвиг вправо, параллельная запись (загрузка) и хранение записи.