11.1 Регистры сдвига на d-триггерах с параллельным выводом информации

Регистры хранения и сдвига широко применяются и для преобразования последовательного кода в параллельный и наоборот.

Нужно отметить, что РС является типовым синхронным автоматом (СА) и используется для преобразования над двоичными числами такими как:

• сдвиг влево, вправо в множительных устройствах;

• преобразование параллельного кода числа в последовательное и наоборот;

• хранение числа в процессе выполнения арифметических (+, -) операций.

Наиболее просто построить РС на D-триггерах, т. к. элемент памяти такого типа представляет собой элемент задержки входных сигналов один такт.

Для получения РС необходимо последовательно соединить прямые входы D-триггеров с информационным входом D. При этом входы синхросигнала (тактовые входы) соединяются и образуют общую шину.

Рис. 11.3 Регистр сдвига (Рс) на D-триггерах

Из принципиальной схемы видно, что каждый синхросигнал сдвигает код входного сигнала Х вправо на один разряд.

На рисунке приведена схема последовательного регистра и временная диаграмма, иллюстрирующая его работу.

Рис. 11.4 Схема последовательного регистра и временная диаграмма, иллюстрирующая его работу

Принцип работы: по приходу тактового импульса С первый триггер записывает код Х (0 или 1), находящийся в этот момент на его выходе D, а каждый следующий триггер переключается в состояние, в котором до этого находился предыдущий.

Так происходит, потому что записываемый сигнал проходит с входа D триггера к входу Q с задержкой большей длительности фронта тактового импульса (в течение которого происходит запись).

Каждый тактовый импульс последовательно сдвигает код числа в регистре на один разряд. По этому для записи N-разрядного кода требуется N тактовых импульсов. Из диаграммы видно, что четырехразрядное число 1011 было записано в соответствующие разряды регистра (1 – Q₄, 0 – Q₃, 1 – Q₂ и 1 – Q₁) после прихода четвертого тактового импульса. До прихода следующего тактового импульса это число хранится в регистре в виде параллельного кода на выходах Q₄ – Q₁. Если необходимо получить хранимую информацию в последовательном коде, то ее снимают с выхода Q₄ в момент прихода следующих четырех импульсов (5 – 9). Такой режим называется режимом последовательного считывания.

Лекция №14а универсальные jk триггеры

При конструировании ЭВМ целесообразнее иметь один триггер, который мог бы выполнить функцию рассмотренных RS-, T- и D-триггеров.

Разработаны две разновидности универсальных триггеров. Это JK- и DV-триггеры. JK-триггер работает по правилу RS-триггера и отличается от последнего тем, что комбинация сигналов J=K=1 не является запретной. При этих сигналах JK-триггер изменяет свое состояние на обратное тому, в котором он находится. JK-триггер реализуется обычно на двухступенчатой схеме.

Рис. 9.17 JK-триггер

Более простой вариант реализации JK-триггеов содержит 2 элемента 2И и RS-триггер (синхронный), имеет следующим вид.

Рис. 9.18 JK-триггер с элементами 2И и RS-триггер (синхронный)

Характеристическое уравнение JK-триггера:

.

Для образования из JK-триггера Т триггер, достаточно соединить входы J, K (аналогично входу Т) или же J=K=1.

Если же на вход J подать сигнал входа D, а не вход K инверсный сигнал D, то универсальный Jk триггер превратиться в D-триггер.

Характеристическое уравнение:

_.

Другой универсальный триггер – DV. Характеристическое уравнение:

.

Из уравнения очевидно, что подача на вход D сигнала с выхода триггера превращает DV- в Т-триггер.

При этом вход V выполняет роль входа Т.

При подаче на вход V сигнал "1" DV- превращается в D-триггер.

Ниже приводится объединенная таблица состояний RS, JK, и DV-триггеров.

Рис. 9.19 Универсальный JK-триггер типа 155ТВ1

Входные сигналы (t)		Выход (t+1)
S, J, V	R, K, D	RS	JK	DV
0	0	Q(t)	Q(t)	Q(t)
0	1	0	0	Q(t)
1	0	1	1	0
1	1	*	(t)	1

Некоторые варианты использования универсального JK- и DV-триггеров приведены ниже.

Характеристическое уравнение D триггера

Рис. 9.20 Варианты использования универсального JK- и DV-триггеров

Характеристическое уравнение Т-триггера имеет следующий вид

.

Схемное изображение универсального D-триггера с динамическим управлением записью приведено на рис. 9.21.

Рис. 9.21 Универсальный D-триггер