- •Лекция №1 литература.
- •План лекции
- •Самостоятельная проработка
- •Введение
- •1. Назначение и краткий обзор развития схемотехники эвм(5 проблем)
- •2. Активны и пассивные элементы схемотехники
- •4. Понятие блок-схемы, функциональной и принципиальной схемы
- •5.Условные обозначения схемотехнических элементов
- •Лекция №2 План лекции.
- •3. Формы представления информации
- •4. Входной контроль
- •1 Краткий словарь схемотехники
- •2. Функциональная схема эвм и принцип ее работы
- •3. Формы представления информации
- •Лекция №3 план лекции
- •Функциональные узлы эвм
- •2 Формирование и преобразование сигналов
- •Дифференцирующие цепи
- •Оперативное запоминающее устройство
- •Устройство управления
- •Арифметическое устройство
- •Самостоятельная работа формирование и преобразование сигналов Дифференцирующие цепи
- •Интегрирующие цепи (иц)
- •Лекция №4 план лекции
- •Код. Кодирование. Способы кодирования
- •Формы представления чисел
- •3. Двоичное кодирование текстовой информации
- •4. Двоичное кодирование графической информации
- •2. Формы представления чисел
- •3. Двоичное кодирование текстовой информации
- •4. Кодирование графической информации
- •Изображения растровые векторные
- •Кодирование векторных изображений.
- •Лекция №5
- •5.1 Логическое отрицание не
- •5.2 Логическое умножение и
- •5.3 Логическая функция сложения или
- •5.4 Функция Шеффера
- •5.5 Стрелка Пирса
- •5.6 Исключающее или
- •5.7 Эквивалентность
- •5.8 Импликация
- •Лекция №6а план лекции
- •Этапы развития логики
- •Законы алгебры логики
- •Законы алгебры логики
- •Лекция №7 минимизация функции
- •Самостоятельная работа Минимизация логической функции
- •Лекция №8-9 план лекции
- •1.Принцип работы полупроводниковых устройств
- •2. Потенциальные системы схем эвм
- •Рассмотрим принцип работы транзистора
- •Инвертор
- •Транзисторная логика(самостоятельная работа)
- •Лекция №10 схемотехника транзисторно-транзисторнй логики (ттл)
- •Лекция №11
- •2. Схемотехника ис инжекционной логики--иил (и2л)
- •Схемотехника ис инжекционной логики и2л
- •Лекция 12
- •Схемотехника транзисторной логики со связанными эмиттерами(эстл).
- •2. Схемотехника ис на полевых транзисторах (пт)
- •Схемотехника ис на полевых транзисторах (пт)
- •Лекция №12а схемотехника цифровых элементов
- •9.1 Схемотехника триггерных схем
- •9.2 Асинхронный rs-триггер
- •Лекция №13
- •10.0 Основные динамические параметры интегральных схем потенциального типа
- •Самостоятельная работа Развитие схем потенциального типа
- •10.2 Таблица сравнения цифровых интегральных микросхем
- •Лекция №13а схемотехника цифровых элементов
- •9.1 Схемотехника триггерных схем
- •9.2 Асинхронный rs-триггер
- •Лекция №14
- •11.0 Регистры хранения и сдвига
- •11.1 Регистры сдвига на d-триггерах с параллельным выводом информации
- •Лекция №14а универсальные jk триггеры
- •9.7 Триггер Шмитта – (тл)
- •Лекция №15 универсальные регистры
- •Лекция №17(самотоятельно) кольцевой счетчик
- •12.3 Делители частоты
- •Лекция №18a синхронный (тактируемый) rs, d и т триггеры
- •Выходной сигнал q сохраняется до прихода очередного тактового импульса. Причем эта информация хранится в d-триггере, пока не придет следующий бит (0 или 1) информации. По сути это ячейка памяти.
- •Лекция №20 регистры хранения и сдвига
- •Регистры сдвига на d-триггерах с параллельным выводом информации
- •Лекция №21 план лекции
- •Реверсивные счетчики (рс)
- •Кольцевой счетчик
- •Делители частоты(Самостоятельно)
- •Лекция №23 преобразователи кодов
- •Лекция №24 дешифраторы decoder (dc)
- •Контрольная работа Используя таблицу истинности составить временные диаграммы дешифратора 2х4
- •Лекция №25
- •Пример сети с двумя типами мультиплексоров самостоятельная работа
- •Лекция №26 демультиплексоры
- •Лекция №27 сумматоры и алу
- •Контрольная работа
- •Лекция №28 сумматоры и алу
- •Лекция №29-30 схемотехника обслуживающих элементов Генераторы и формирователи импульсов
- •Формирователи импульсов
- •Лекция №28 схемотехника аналоговых и комбинированных узлов Операционные усилители(оу)
- •Лекция №31 схемотехника аналоговых и комбинированных узлов Операционные усилители(оу)
- •Лекция №32-33 компараторы и таймеры
- •Цифро-аналоговые и аналого-цифровые преобразователи
9.2 Асинхронный rs-триггер
В зависимости от логической структуры различают RS-триггеры с прямыми и инверсными входами. Их схемы и условные обозначения приведены на рис. На базе 2ИЛИ-НЕ.
Рис. 9.3 RS-триггеры с прямыми и инверсными входами
На рисунке 9.3(а) приведена схема триггера на двух логических элементах ИЛИ-НЕ – это RS-триггер с прямыми входами, на рис.9.3(б) – условное обозначение ИС. На рис. 9.3(в) – RS-триггер собранный на двух логических схемах И-НЕ с инверсными входами, на рис.9.3(г) – условное обозначение. Как видно прямой (Q) и инверсный ( ) подсоединены к одному из входов другого элемента, что обеспечивает триггеру два устойчивых состояния.
Рассмотрим принцип работы RS-триггеров.
При входных сигналах S=1, R=0 триггер устанавливается в единичное состояние Q=1, а при S=0, R=1 в состояние Q=0. При S=R=0 триггер сохраняет исходное состояние. Если же S=R=1 – триггер находится в неустойчивом (неопределенном) состоянии. Следовательно, данная комбинация входов S=R=1 является запрещенной. Временные диаграммы сигналов RS-триггеров приведены ниже.
Рис. 9.4 Временные диаграммы сигналов RS-триггеров
Соответственно таблица истинности RS-триггеров
С прямыми входами С инверсными входами
S |
R |
Q |
|
|
|
|
Q |
|
0 |
0 |
0 |
1 |
|
0 |
0 |
* |
* |
0 |
1 |
0 |
1 |
|
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
|
1 |
0 |
0 |
1 |
1 |
1 |
* |
* |
|
1 |
1 |
0 |
1 |
Из таблицы истинности видно, что состояние входов S=1, R=1является запрещенными для RS-триггера с прямыми входами, а состояние входов S=0, R=0 для триггера с инверсными входами. После окончания информации на этих входах в обоих случаях триггер может иметь любое из устойчивых состояний. Именно по этому эти комбинации входов являются запрещенными.
Режим S=1, R=0 называется режимом записи 1, так как при этом Q=1, а режим S=0, R=1 – режим записи 0. Режим S=0, R=0 – режим хранения информации, так как при этом информация на выходе триггера не меняется. Для триггера с инверсными входами все наоборот.
Лекция №14
11.0 Регистры хранения и сдвига
Регистр – узел вычислительной машины, служащий для хранения машинных слов или его частей. Обычно регистр имеет дополнительные цепи, с помощью которых выполняются микрооперации:
прием;
преобразование (из прямого в обратный код и наоборот);
выдача;
гашение (установка "0");
хранение.
Основу регистра составляют триггеры (элементы хранения информации) различных типов RS, JK, D и их модификации.
На рисунке приведена схема регистра хранения n-разрядного слова. Регистр построен на синхронных RS-триггерах. В схеме регистра предусмотрены цепи, обеспечивающие выполнение дополнительных микроопераций.
Объединение входов R каждого триггера общей шиной образует шину гашения (установка "0"). Для установления регистра в состояние "0" необходимо подать одновременно сигналы, соответствующие "1", по шине Уст. "0" и шине С, объединяющей синхронизирующие входы триггеров.
Цепь параллельного приема кода Х1..Хn представлена конъюнкторами, выходы которых связаны с установочными входами S-триггеров.
Входы этих конъюнкторов объединены общей шиной приема П. Выполнение микрооперации "Прием" заключается в следующем.
Принимаемый код Х1..Хn подается на входы конъюнкторов. До его подачи регистр устанавливается в состояние "0". Затем подается сигнал по шинам П и С. В разрядах, где Хi=1 происходит установка триггеров в единичное состояние. В разрядах, где Хi=0, состояние триггеров не изменяется.
Рис. 11.1 Схема регистра хранения n-разрядного слова
Микрооперация
"Выдача" реализуется с помощью
конъюнкторов, на входы которых поступают
сигналы с прямого выхода Qі
триггеров. Вторые входы этих конъюнкторов
объединены общей шиной – шиной выдачи
В. Подавая сигнал по шине В, получаем на
выходе конъюнкторов прямой код Х1..Хn,а
при подаче сигнала по шине преобразование
(Пр.) на выходе конъюнкторов появляется
код
.
Широко используется
в регистрах парафазный прием и выдача
информации. Такое решение не требует
предварительной установки в "0"
элемента хранения при выполнении приема.
На рисунке для приема парафазного кода
необходимо подать сигнал по шинам С1
и П.
Рис. 11.2 Прием парафазного кода в регистре
Чтобы триггер Тi
в данной схеме осуществлял хранение
кода, достаточно исключить подачу
сигнала по шине П. Использование
парафазной передачи позволяет совместить
выдачу кода с одного регистра с приемом
кода на другой регистр. Для этого выход
Qi
соединяют с входом S, а выход
с входом R триггера Тi.
Для парафазной передачи кода с триггера
Тi
на триггер Тi'
достаточно подать сигнал по шине С2.
Работу регистров хранения можно представить в 5 этапов:
"УСТАНОВКА НУЛЯ Подается сигнал на вход RS-триггера, т. е. С=R=1;
"ЗАПИСЬ". По шине П и С подается сигнал, т. е. П=С=1. При этом для входов Хi=1 "запись", а для входов Хi=0 "хранение", т. е. состояние триггеров не меняется;
"ХРАНЕНИЕ". (Пприем=0) Q(t+1)=Q(t);
"ВЫДАЧА" прямого кода В=1;
"ВЫДАЧА" обратного кода Ппреобр=1.
Работу парафазного регистра можно разделить на 3 этапа:
"ЗАПИСЬ КОДА" – Пприем=С1=1;
"ХРАНЕНИЕ КОДА" – П=0;
"ВЫДАЧА КОДА" – С2=1.
