9.2 Асинхронный rs-триггер

В зависимости от логической структуры различают RS-триггеры с прямыми и инверсными входами. Их схемы и условные обозначения приведены на рис. На базе 2ИЛИ-НЕ.

Рис. 9.3 RS-триггеры с прямыми и инверсными входами

На рисунке 9.3(а) приведена схема триггера на двух логических элементах ИЛИ-НЕ – это RS-триггер с прямыми входами, на рис.9.3(б) – условное обозначение ИС. На рис. 9.3(в) – RS-триггер собранный на двух логических схемах И-НЕ с инверсными входами, на рис.9.3(г) – условное обозначение. Как видно прямой (Q) и инверсный ( ) подсоединены к одному из входов другого элемента, что обеспечивает триггеру два устойчивых состояния.

Рассмотрим принцип работы RS-триггеров.

При входных сигналах S=1, R=0 триггер устанавливается в единичное состояние Q=1, а при S=0, R=1 в состояние Q=0. При S=R=0 триггер сохраняет исходное состояние. Если же S=R=1 – триггер находится в неустойчивом (неопределенном) состоянии. Следовательно, данная комбинация входов S=R=1 является запрещенной. Временные диаграммы сигналов RS-триггеров приведены ниже.

Рис. 9.4 Временные диаграммы сигналов RS-триггеров

Соответственно таблица истинности RS-триггеров

С прямыми входами С инверсными входами

S	R	Q					Q
0	0	0	1		0	0	*	*
0	1	0	1		0	1	1	0
1	0	1	0		1	0	0	1
1	1	*	*		1	1	0	1

Из таблицы истинности видно, что состояние входов S=1, R=1является запрещенными для RS-триггера с прямыми входами, а состояние входов S=0, R=0 для триггера с инверсными входами. После окончания информации на этих входах в обоих случаях триггер может иметь любое из устойчивых состояний. Именно по этому эти комбинации входов являются запрещенными.

Режим S=1, R=0 называется режимом записи 1, так как при этом Q=1, а режим S=0, R=1 – режим записи 0. Режим S=0, R=0 – режим хранения информации, так как при этом информация на выходе триггера не меняется. Для триггера с инверсными входами все наоборот.

Лекция №13

10.0 Основные динамические параметры интегральных схем потенциального типа

Для эксплуатации триггеров необходим учет ряда диаграммных параметров:

1. Длительность импульса – t_u. Это минимальный отрезок времени, в течение которого активный уровень управляющего сигнала или логической переменной на входе ИС остается неизменным.

Рис. 10.1 Динамические параметры интегральных микросхем

2. Время восстановления t_в – минимально допустимое время между изменением уровней на двух специфицированных входах микросхемы. Например, для триггеров и регистров t_в – минимально допустимое время между окончанием действия сигнала по установленному входу ( ) и изменением сигнала на синхронизирующем входе С.

3. Время предварительной установки t_уст – минимальный интервал времени, в течение которого сигнал, поданный на один из специфицированных входов микросхемы, должен оставаться неизменным до смены уровней на другом специфицированном входе.

К основным динамическим характеристикам относятся:

нагрузочная характеристика, время задержки, мощность потребления.

Например, для надежного распознавания триггером или другой микросхемой логической информации сигнала, подаваемого на логический вход, последний должен опережать сигнал на синхровходе на величину t_уст.

4. Время фиксации t_фикс – минимальное время, в течение которого сигнал на логическом входе должен оставаться неизменным после смены уровней на синхронизирующем входе. Соблюдение этого условия также гарантирует надежное распознавание микросхемой логической информации.