29.Процессоры с54хх и с55хх. Схемы и особенности

Процессоры платформы С5000 предназначены в основном для применения в системах телекоммуникаций: Цифровая сотовая связь (стандарты GSM, IS-54, CDMA IS-95) Радиотелефоны. Системы радиодоступа (DECT, СТ2 и др.). Беспроводные локальные сети. Пейджинговая связь. Модемы радио и проводные (стандарты V32, ISDN). С учетом применения в связи в процессоре имеются два акку-мулятора для одновременной обработки двух квадратурных составляющих с выхода приемника, как показано на рис. 7.3 для мо-мента времени t\. Сигнал с выхода УПЧ приемника поступает на квадратурный преобразователь, который выделяет низкочастотные косинусную и синусные составляющие (после фазового детектиро-вания, фильтрации в ФНЧ). Далее после аналого-цифрового преоб-разования квадратуры вводятся через последовательные порты для обработки в процессор. Также аппаратно выполняется операция сравнения двух операндов и запоминания большего для ускорения выполнения декодирования по алгоритму Витерби. Для реализации обработки сигналов по стандарту GSM С54 необходимы 12,5 MIPS, по стандарту IS-54 соответственно 12,8 MIPS, речевой кодек занимает 2,3 MIPS. Кроме этих устройств на С54 реализуются эхо-подавитель, многоканальные устройства подвижной связи и вокодеры. В состав ядра входят 40 разрядное АЛУ, два аккумулятора по 40 разрядов, сдвнгатель (16, 31), умножитель-сумматор, выпол-няющий операцию MAC за одну инструкцию. Производится умно-жение 17x17 без знаковых операндов и 16x16 знаковых, а также округление и насыщение результатов. Имеется 4 основные шины (3 шины данных и 1 шина команд). Устройство управления про-граммой включает 8 вспомогательных регистров и 2 генератора адресов, счетчик команд и стек счетчика. В одном такте произво-дятся 4 операции с памятью с использованием 4 адресных шин: РАВ, CAB, DAB, ЕАВ и 4: для передачи команд РВ, чтения данных СВ, DB и записи данных ЕВ. Кроме того, имеется двунаправленная шина для связи с периферией. Периферия процессора содержит: тактовой частоты. Буферизированный последовательный порт со скоростью обме-на 50 Мбит/с, при этом прерывание вызывается при заполнении буфера и выключается при исчерпании буфера данных. Два последовательных порта: стандартный и многоканальный буферизированный последовательный порт - скоростной порт. Имеет возможность записи данных через контроллер ПДП. TDM порт, осуществляющий обмен данными в режиме времен-ного разделения. HOST порт-интерфейс для связи с управляющим контроллером. Параллельные порты ввода/вывода. Доступ происходит по ко-мандам ввода/вывода. PLL CLOCK GEN - генератор тактовых импульсов с коэффи-циентом умножения частоты от 0,25 до 16.

Программируемый генератор задержек для увеличения дли-тельности цикла обмена по шине до 7 циклов при обмене с мед-ленными внешними устройствами. Процессор С55*, представленный на рис. 7.5, имеет перемен-ную длину команды от 8 до 48 разрядов. В ядро (вычислитель-CPU) входят устройства команд IU, устройство контроля програм-мы (PU), вычислители адресов AU, устройство обработки данных (DU), содержащее два АЛУ и два умножителя, работающие парал-лельно, что обеспечивает высокую производительность. Однако сдвигатель один. В С55* также имеются статическая и динамические памяти RAM, память ROM и КЭШ-память команд, обеспечивающая мак-симальную скорость записи команд из внешней памяти, третий по-следовательный порт, дополнительное АЛУ для выполнения опе-раций управления кодами. К периферии относятся также глобаль-ный порт вход/выход GP I/O, контроллер DMA, связанный с ин-терфейсами управляющего ХОСТ порта и внешней памяти. Систе-ма шин С55* включает: три шины чтения данных, две шины записи данных по 16 разрядов, шину выборки команд - 32 разряда, шесть 24-разрядных шин адресов, шина периферии. Развитием платформы С5000 являются процессоры ОМАР -Open Multimedia Application Platform (составная платформа для мультимедийных применений). Основой платформы являются про цессор С55 (С54), процессор ARM (Advance RISC Machine). Про-цессор предназначен для использования в системах радиодоступа стандартов 802.11, Bluetooth, обработки речи (текст-речь, восста-новление речи и др.), обработка и контроль видео и изображений, обработка данных. Укрупненная схема процессора ОМАР 5910 по-казана на рис. 7.6. Кроме процессоров на кристалле расположены контроллер трафика, память SRAM, 16 канальный порт DMA, шифратор, уни-версальный порт UART, таймеры, один из которых «сторожевой».