5 Назначение, количество, разрядность регистров Вn, Іn, Мn, Ln.

In – index – в них создается указатель на каждую ячейку памяти. I0…I7 32-разрядные, I8…I15 24-разрядные.

Mn – modify – хранится приращение к регистру I (шаг перемещения по памяти). M0…M7 32-разрядные, M8…M15 24-разрядные.

Ln, Bnиспользуются только при организации циклического буфера.

Ln – length – длина, сколько слов содержится в циклическом буфере.L0…L7 32-разрядные, L8…L15 24-разрядные.

Bn – base – базовый адрес (адрес первого элемента массива).B0…B7 32-разрядные, B8…B15 24-разрядные.

6 Циклический буфер. Организация и принцип работы.

Циклический буфер – набор ячеек памяти, в которых хранятся данные.Перемещение указателя индекса в буфере осуществляется с помощью операциипостмодификации с обновлением, на каждом шаге добавляется заданное число(положительное или отрицательное) к значению указателя индекса. Еслизначение модифицированного указателя буфера выходит за пределы буфера,значение длины буфера вычитается или прибавляется к значению указателя,чтобы он вернулся к началу буфера. Не существует ограничений назначение базового адреса циклического буфера.

Организация циклического буфера осуществляется путем инициализации регистра длины L положительным, отличным от нуля значением и загрузки соответствующего (имеющего тот же номер) регистра В базовым (начальным) адресом буфера. Соответствующий регистр индекса I автоматически загружается этим же начальным адресом.

b0=Key;

m0=1;

l0=8;

lcntr=24, do met1 until lce;

r3=dm(i0,m0);

…………..

met1: r0=r2;

7 Принцип работы dag. Ограничения на работу dag и на использованиеDag регистров.

Генераторы адреса данных позволяют осуществлять косвенную адресацию данных, когда в команде задается регистр DAG, содержащий адрес, вместо непосредственногозначения адреса. Генератор адреса данных 1 (DAG1) генерирует 32-разрядные адреса по шине адреса памяти данных (DM). Генератор адреса данных 2 (DAG2) генерирует 24-разрядные адреса по шине адреса памяти программы (PM).

Ограничения на использование DAGрегистров:

1) между командой изменения какого-либо регистра DAGа и командой обращения к памяти с помощью того же DAGа должно пройти не менее одного такта (одной команды) – в крайнем случае добавляется пустая команда nop

m0=4;

nop;

r0=dm(i0,m0);

2) результат обращения к памяти нельзя записывать в регистр DAGа (m1=dm(i0,mo).

8 Назначение, принципы работы и архитектура программного секвенсера.

Программный автомат (секвенсер) оценивает условные команды и условия окончания цикла, используя информацию из регистров состояния.

Значение адреса следующей команды выбирается программным автоматом из нескольких возможных источников: регистра адреса выборки, регистра адреса декодирования и счетчика команд, которые содержат, соответственно, адреса команд, которые в данный момент выбираются, декодируются и выполняются. Счетчик команд объединен со стеком счетчика команд (PCSTACK), который используется для хранения адреса возврата и адреса вершины цикла.

Контроллер прерываний выполняет все функции, связанные с обработкой прерывания.

CACHE обеспечивает средства, с помощью которых процессор ADSP-2106x может обращаться к данным памяти программы и выбирать команду (из кэша) в одном цикле.