5. Содержание отчета
1. Перечень программ и номера их версий (или даты), использованных для тестирования ПЭВМ. Краткая характеристика (назначение, функциональные возможности) каждой программы.
2. Результаты тестирования ПЭВМ, полученные с помощью диагностических программ и представленные в таблицах по формам 2 5.
3. Перечень основных разделов BIOS Setup и список параметров, устанавливаемых в каждом из разделов.
4. Схема подключения CMOS в адресном пространстве ввода-вывода и адреса параметров, прочитанных из CMOS.
5. Описание порядка вызова обработчика аппаратного прерывания и начальные команды обработчика для заданного типа прерывания.
3.4. Методические указания к проведению практических занятий
По дисциплине предусмотрено выполнение четырех практических заданий. Варианты заданий выбираются в соответствии с цифрами шифра студента, причем вариант микропрограммы для второго задания выбирается по предпоследней цифре шифра. (Задание 5 выполняется по указанию преподавателя студентами очных форм обучения.)
Практические задания должны оформляться в отдельной тетради (файле) с указанием названия дисциплины, фамилии, инициалов и шифра студента, группы, факультета и специальности.
3.4.1. Задания на практические занятия
Задание 1
Представить граф-схему микропрограммы, заданной в виде логической схемы, и определить среднее время выполнения микропрограммы, предполагая, что проверка логических условий не требует времени. Время выполнения операторных вершин и вероятности выполнения логических условий xi (т. е. вероятности того, что xi = 1) микропрограмм представлены в табл. П1.
Вычислить также значение вероятности выполнения условия xi, определяющего циклический участок микропрограммы (если таких условий несколько, то для одного из них), при котором цикл будет выполнен в среднем m+n+5 раз, где m – последняя, а n – предпоследняя цифры шифра.
Таблица П.1
-
Посл.
цифра
шифра
Время выполнения оператора в тактах
Вероятность выполнения условия
A1 A2 A3 A4 A5 A6
x1 x2 x3 x4
0
2 5 7 4 3 2
0,5 0,5 0,6 0,2
1
3 8 6 6 1 5
0,2 0,4 0,9 0,8
2
1 4 3 7 3 2
0,1 0,9 0,5 0,4
3
4 2 4 3 2 6
0,7 0,6 0,2 0,8
4
2 3 7 8 6 5
0,4 0,2 0,4 0,9
5
3 6 4 2 3 1
0,5 0,1 0,1 0,6
6
2 8 9 1 10 6
0,9 0,3 0,2 0,7
7
1 1 5 7 9 8
0,9 0,4 0,6 0,5
8
4 2 9 3 2 4
0,6 0,6 0,7 0,9
9
3 1 7 6 8 5
0,5 0,3 0,2 0,9
Варианты микропрограммы
Вариант 0
Aн A1 x1 1A4 6 x4 2A6 31 x2 45A3x3 54A262A5 3Aк
Вариант 1
Aн A1 x11A3x32 x4 3A6 43A5528 x26A47 61A28457Aк
Вариант 2
Aн A1 1A2x1 1 x2 2 x43A6 436A5 52A3x3 6 A4 45Aк
Вариант 3
Aн 3A1 2A2 1A3x1 1 x2 2 A4 x3 3x44A6 5 4A5 5Aк
Вариант 4
Aн A1 2x1 1A2 1 x2 2A5 x43A6 43 x35A4 65A3 46Aк
Вариант 5
Aн A1 x1 14A23 1A3 2A4x2 2 x33A5 x44A6Aк
Вариант 6
Aн A1 4A2 3A3 2A4 1A5 x1 1x2 2 x33 A6 x44Aк
Вариант 7
Aн A1 x1 14A3 x3 2A6 326 x4 4 A5 51A2 x2 6A4 3 5Aк
Вариант 8
Aн A1 x1 1A2 5A3 3A4 4x4 2A56 x3 3 41 x2 5 6 2Aк
Вариант 9
Aн A1 x113A4 x42A63 2 6A54 1 78 x25A3x3675A2 84Aк
Задание 2
Построить модуль оперативного запоминающего устройства, имеющий заданную информационную емкость, на микросхемах памяти заданной серии. Емкость модуля и серия микросхем выбираются из табл. П.2.
Таблица П.2
-
Предпоследняя
цифра шифра
Емкость
модуля (Кбайт)
Серия
микросхем
0
64
К132
1
64
К537
2
64
К1500
Окончание таблицы П.2
-
3
128
К537
4
128
К541
5
128
К1500
6
256
К132
7
256
К537
8
256
К541
9
512
К132
Задание 3
Построить в заданном элементном базисе функциональную схему одного разряда операционной части устройства с магистральной структурой или с непосредственными связями, состоящего из четырех регистров: Р1, Р2, Р3 и Р4, на синхронных D-триггерах (можно использовать также и DV-триггеры) и допускающего заданные в табл. П.3 передачи информации между регистрами.
Таблица П.3
Предпо-следняя цифра шифра |
Перечень передач |
|
Последняя цифра шифра |
Тип связей устройства |
Элемент-ный базис |
0 |
A1, A2, A5, A6, A7, A9 |
|
0 |
М |
ИЛИ-НЕ |
1 |
A1, A4, A7, A9, A11, A12 |
|
1 |
Н |
" |
2 |
A2, A5, A8, A9, A10, A12 |
|
2 |
М |
" |
3 |
A2, A6, A7, A9, A10, A11 |
|
3 |
Н |
" |
4 |
A2, A3, A4, A7, A8, A11 |
|
4 |
М |
" |
5 |
A3, A4, A5, A7, A10, A12 |
|
5 |
Н |
И-НЕ |
6 |
A3, A5, A6, A8, A9, A12 |
|
6 |
М |
" |
7 |
A1, A2, A3, A5, A7, A10 |
|
7 |
Н |
" |
8 |
A1, A4, A5, A7, A8, A11 |
|
8 |
М |
" |
9 |
A2, A5, A6, A9, A10, A11 |
|
9 |
Н |
" |
Примечание.
A1: (P2) := (P1) A7: (P1) := (P3)
A2:
(P3)
:= (
)
A8:
(P2)
:= (
)
A3: (P4) := (P1) A9: (P4) := (P3)
A4: (P1) := (P2) A10: (P1) := (P4)
A5:
(P3)
:= (P2)
A11:
(P2)
:= (
)
A6:
(P4)
:= (
)
A12:
(P3)
:= (P4)
М – устройство с магистральной структурой;
Н – устройство с непосредственными связями.
Задание 4
Составить фрагмент структурной схемы устройства управления, показать формат команд, обрабатываемых устройством, и микропрограмму одного из этапов выполнения команды. Содержание этапа команды и его особенности выбираются из табл. П.5.
Таблица П.4
Последняя цифра шифра |
Содержание этапа выполнения команды |
Особенности этапа |
0 |
Выборка команды |
ОП – 4 байта, команда – 6 байтов |
1 |
Выборка команды |
ОП – 2 байта, команда – 3 байта |
2 |
Выборка команды |
ОП – 8 байтов, команда – 4 байта |
3 |
Формирование адреса |
Индексная адресация |
4 |
Формирование адреса |
Адресация относительно счетчика команд |
5 |
Формирование адреса |
Косвенная регистровая адресация |
6 |
Запись счетчика команд в стек и извле-чение его из стека |
Продвижение указателя стека вверх |
7 |
Запись счетчика команд в стек и извле-чение его из стека |
Продвижение указателя стека вниз |
8 |
Выборка операндов и запись результата |
Двухадресная команда с прямой адресацией |
9 |
Выборка операндов и запись результата |
Трехадресная команда с прямой адресацией |
Задание 5
На множестве микроопераций Y = {y1, y2, ... , y12}, состоящем из 12 микроопераций, определено множество микрокоманд W = {w1, w2, ... , w8}, состоящее из 8 микрокоманд, выполняемых некоторой ЭВМ с микропрограммным управлением.
Построить для заданных множеств Y и W матрицу S совместимости микроопераций и найти подмножества Yi несовместимых операций методом прямого включения. Закодировать двоичными кодами микрооперации, входящие в построенные подмножества, и определить разрядность операционной части микрокоманд (суммарное количество разрядов полей микроопераций) при выбранном распределении микроопераций по подмножествам. Привести кодированное представление операционной части двух (на выбор) микрокоманд из исходного множества W.
Исходное множество микрокоманд W определяется из табл. П.5.
Таблица П.5
а) б)
Третья от конца цифра шифра |
|||||||||
0 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
5 |
A |
9 |
9 |
C |
3 |
9 |
5 |
C |
9 |
8 |
4 |
2 |
4 |
1 |
4 |
4 |
8 |
2 |
2 |
2 |
1 |
4 |
2 |
2 |
8 |
4 |
2 |
1 |
4 |
8 |
4 |
2 |
4 |
1 |
4 |
4 |
2 |
8 |
2 |
4 |
8 |
8 |
1 |
8 |
2 |
8 |
1 |
8 |
1 |
1 |
8 |
4 |
4 |
0 |
2 |
1 |
8 |
2 |
1 |
8 |
4 |
2 |
4 |
1 |
4 |
4 |
8 |
2 |
2 |
3 |
3 |
5 |
A |
6 |
9 |
3 |
6 |
5 |
C |
5 |
A |
9 |
9 |
C |
3 |
9 |
5 |
C |
9 |
Вторая от конца цифра шифра |
|||||||||
0 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
4 |
1 |
2 |
1 |
8 |
4 |
1 |
1 |
4 |
8 |
1 |
2 |
1 |
4 |
2 |
2 |
8 |
2 |
2 |
4 |
8 |
4 |
8 |
8 |
1 |
8 |
2 |
8 |
1 |
1 |
2 |
8 |
4 |
2 |
4 |
1 |
2 |
8 |
1 |
1 |
4 |
1 |
3 |
1 |
8 |
4 |
1 |
1 |
4 |
8 |
9 |
6 |
9 |
C |
3 |
A |
A |
A |
3 |
5 |
1 |
2 |
1 |
4 |
2 |
2 |
8 |
2 |
2 |
4 |
2 |
4 |
1 |
2 |
8 |
4 |
8 |
1 |
4 |
1 |
4 |
1 |
2 |
1 |
8 |
4 |
1 |
1 |
4 |
8 |
в)
-
Последняя цифра шифра
0
1
2
3
4
5
6
7
8
9
2
8
4
2
C
1
4
4
8
2
5
2
1
4
2
6
8
2
6
4
9
7
9
C
3
A
B
A
3
D
2
8
6
2
C
1
4
5
8
2
6
8
4
3
4
5
4
4
C
2
1
3
1
4
2
2
9
2
2
C
3
A
7
6
6
3
C
7
A
6
1
2
1
5
2
2
8
2
2
4
2
8
4
2
C
1
4
4
8
2