Логические основы микропроцессорной техники

Кроме алфавитно-цифровой информации, которая представляется двоичными константами 1 и 0, в микропроцессорной технике применяется логическая информация. В зависимости от того, истинно ли какое-то событие или нет, переменная, отображающая эту информацию, может принимать два фиксированных значения: да или нет, истина или ложь. Такие переменные называются логическими (булевыми) переменными.

Два значения, которые принимают логические переменные, называются ее логическими константами и обозначаются цифрами 1 и 0. Чтобы не смешивать с двоичными цифрами, эти константы называются логическим нулем и логической единицей.

Шифратор – комбинационная схема, предназначенная для преобразования унитарного (однопозиционного) кода в двоичный позиционный код. Типичным примером является шифратор клавиатуры (рисунок 44) для ввода в цифровое устройство кода в шестнадцатеричной системе. При ненажатых клавишах на всех входах шифратора обеспечивается логический ноль, а нажатая клавиша подает на соответствующий вход шифратора логическую единицу. Совокупность сигналов на выходе образует код в двоичной системе, соответствующий нажатой клавише. Шифратор вырабатывает также осведомительный сигнал z при нажатии любой из клавиш. Так, если нажата клавиша, соответствующая символу 8, то, как видно из рисунка 44, Y₁ = Y₂ = Y₄ = 0, а Y₈ = 1. Информационный сигнал z = 1. Если нажата клавиша, соответствующая символу 4, то Y₁ = Y₂ = Y₈ = 0, Y₄ = 1, z = 1. Если же нажата клавиша R, то Y₁ = Y₂ = Y₄ = Y₈ = z = 1.

Сумматор – операционный узел, выполняющий арифметическое суммирование кодов чисел. Сложение для i-го разряда осуществляется над цифрами А_i, и B_i тех же разрядов, слагаемых с учетом переноса С_i-1 из младшего разряда. Схема, реализующая эти уравнения, называется полусумматором (рисунок 45). Пусть А_i = 1, B_i = 0. В соответствии с приведенной схемой на выходе логического элемента ИСКЛЮЧАЮЩЕЕ – ИЛИ имеет место S_i = 1, а на выходе логического элемента И – C_i+1 = 0.

0 1 2 3 4 5 6 7

8

9

ABC D E F

Z

Y₁

Y₂

Y₄

Y₈

1

1

1

1

1

δ

δ

Рисунок 44 – Шифратор клавиатуры

Полный одноразрядный сумматор можно рассматривать как логическое устройство, имеющее три входа (две цифры слагаемых А_i и B_i и цифра переноса С_i из соседнего младшего разряда) и два выхода (сумма S и перенос в старший разряд С_i+1). На рисунке 45 приведены схема и условное графическое обозначение сумматора, построенного на базе двух полусумматоров.

A_i

B_i

S_i

C_{i - н}

A_i

B_i

C_i

A

B

S

C

HS

A

B

B

A

A

B

S

S

C

C

C

C

S

HS

SM

C_{i + 1}

S_i

1

= 1

&

а

б

в

г

Рисунок 45 – Схемы и условные обозначения полусумматора и сумматора:

а – полусумматор; б – графическое обозначение полусумматора;

в – сумматор; г – графическое обозначение сумматора