Синхронный rs-триггер
Простейшим представителем синхронных триггеров является одноступенчатый синхронный RS-триггер (рисунок 13). Данный триггер имеет статическое управление, т. е. при активном сигнале синхронизации прием информации (1) осуществляется в течение всего интервала времени, пока С = 1. Изменение сигналов S, R в течение этого интервала нежелательно. Если при С = 1 S = 1 и R = 0, то в триггер запишется единица.
Если при C = l S = 0 и R = l, то в триггер запишется нуль. Комбинация сигналов S = R = 1 при С = 1 является запрещенной.
Рассмотренные триггеры со статическим управлением (см. рисунок 13, а) имеют одну ступень запоминания информации. В них прием (запись) и передача информации на выходы схемы происходит одновременно.
В результате во время записи информации возможно нарушение информационного состояния на выходах схемы. Чтобы этого избежать, используют двухступенчатые триггеры.
S
S
S
S
S
CS
S
S
&
&
&
&
R
R
R
R
R
R
R
R
Q
Q
Q
Q
C
CS
SC
Q
t
C
C
R
C
C
C
C
1
T
T
T
R
Q'
Q'
Асинхронный
RS-триггер
а
б
Q
t
Рисунок 13 – Т-триггер на логических элементах И – НЕ
Двухступенчатый синхронный RS-триггер строится на базе двух
последовательно
соединенных одноступенчатых синхронных
RS-триггеров
со специальной организацией цепи
синхронизации. При С
= 1 осуществляется прием
информации в
первый RS-триггер,
а при С
= 0 осуществляется
передача
информации из
первого триггера во второй и блокируются
информационные входы первого триггера.
Выходами
всей схемы являются выходы Q
и
второго триггера. Поэтому смена состояния
триггера для внешних схем происходит
в момент перехода синхросигнала из
единицы
в нуль (см. рисунок 13, б).
D-триггер
Распространенным вариантом синхронного RS-триггера является
D-триггер,
схема которого приведена на рисунке
14. Она получается из схемы синхронного
RS-триггера
(см. рисунок 14, а),
если на вход S
подать сигнал D,
а на вход R
–
,
введением логического элемента НЕ.
Тактовые синхронизирующие импульсы С,
разрешающие переключение триггера в
строго фиксированные моменты времени,
выполняют вместе с тем задержку передачи
входного сигнала.
D
D
D
D
&
&
&
&
Q
Q
Q
C
C
C
1
T
Синхронный
RS-триггер
а
б
в
Рисунок
14 – D-триггер:
а
– схема; б
– условное графическое обозначение;
в
– временные диаграммы
t
D-триггер со статическим управлением принимает информацию со входа D в течение всего интервала, пока С = 1 (активен). Изменение сигнала D в это время нежелательно. D-триггер с динамическим управлением принимает информацию со входа D в течение интервала (1 – 2) τЛЭ вблизи фронта сигнала, т. е. можно считать, что триггер срабатывает в момент соответствующего фронта сигнала.
Триггер может быть построен с динамическим управлением, когда его переключение происходит в момент изменения управляющего сигнала от 0 к 1 (прямой динамический вход) или от 1 к 0 (инверсный динамический вход). На рисунке 14, б приведено условное обозначение D-триггера с прямым динамическим тактовым входом.
D-триггер можно создать, используя только логические элементы И – НЕ
(рисунок 15).
D
DD3
DD1
D
C
&
&
&
&
A
B
Q
t
t
t
t
t1
t2
C
0
0
0
0
Q
Q
∆t2
∆t1
Рисунок
15 – D-триггер
на логических элементах И – НЕ
Схема
D-триггера
содержит четыре логических элемента И
–
НЕ.
Здесь элементы DD1
и DD2
образуют RS-триггер.
Дополнительные элементы DD3
и DD4
обращают его в D-триггер.
Работает триггер следующим образом.
Если D
= 1, то при наличии на входе С
тактового сигнала С
= 1 на выходе DD3
формируется сигнал, вид которого показан
на рисунке 15. Сигнал действует на
-триггер
подобно сигналу S,
и на выходе Q
устанавливается напряжение высокого
уровня (Q
=
1,
=
0). В этом случае на выходе DD4
– напряжение высокого уровня, поскольку
в отсутствие тактового импульса на
входе А
будет напряжение высокого уровня и на
входе В
–
низкого. С приходом тактового импульса
(С
= 1) на входе А
возникает напряжение низкого, а на входе
В
–
высокого уровня.
Если
на вход D
подано напряжение низкого уровня, на
выходе DD3
будет напряжение высокого уровня, а
тактовый импульс (показан на рисунке
штрихами), инвертированный логическим
элементом DD4,
действует подобно сигналу
.
Вследствие этого триггер примет состояние
Q
=
0 и
=
1.
Т-триггер
Н
Q
T
T
T
T
T
T
C
C
C
Q
Q
Q
Q
&
T
T
0
0
SCR
TT
TT
TT
TT
T
Q
t
t
а
б
C
Рисунок 16 – Схема, условные графические обозначения
и временные диаграммы работы двухступенчатых Т-триггеров:
а – асинхронного; б – синхронного
Асинхронный Т-триггер может быть реализован на базе двухступенчатого D-триггера путем введения обратных связей, показанных на рисунке 16, а. Вход синхронизации С при этом преобразуется в счетный вход Т-триггера. Состояние такого триггера изменяется на противоположное при каждом изменении сигнала на входе синхронизации от 0 к 1.
Синхронный Т-триггер в отличие от асинхронного Т-триггера реагирует на импульсы, поступающие на вход синхронизации (рисунок 16, б) только при подаче на управляющий вход активного уровня (Т = 1). Т-триггеры самостоятельного применения в цифровой технике не находят, однако на их базе реализуются некоторые типы счетчиков в интегральном исполнении.
Т-триггер на логических элементах И – НЕ можно построить по схеме рисунка 17.
DD3
DD1
DD4
DD2
Q
Q
T
(R)
&
&
&
&
(S)
A
B
t
t
t
t1
t2
t3
t4
T
0
0
0
Рисунок 17 – Т-триггер на логических элементах И-НЕ
В отличие от D-триггера вход А логического элемента DD3 постоянно соединен с выходом . Действует триггер следующим образом. Когда Q = 1, на другом выходе = 0. Так как вход А соединен с выходом , то и А = 0. После поступления тактового импульса на вход Т на выходах установится Q = 0 и = l. На выходе А при поступлении следующего тактового импульса уже будет напряжение высокого уровня и произойдет очередная смена состояния.
JK-триггер
JK-триггер представляет собой обобщенную версию RS-триггера, представленную на рисунках 18, 19.
Вход J соответствует входу S, а вход К– входу R. В отличие от RS-триггера, состояние которого не определено при комбинации S = 1 и R= l, JK-триггер при комбинации J = 1, К = 1 по синхроимпульсу изменяет свое состояние на противоположное, т. е. реализует функции Т-триггера. Поэтому на базе JK-триггера легко реализуется синхронный Т-триггер путем объединения входов и использования их в качестве входа Т.
TT
JCK
JCK
SCR
&
&
SCR
TT
Q
Q
Q
CJ
K
0
0
Режим
T-триггер
Запись
Хранение
Запись
t
а
б
в
Рисунок 18 – Синхронный JK-триггер:
а – схема; б – условное графическое обозначение; в – временная диаграмма работы
t
t
t
t
DD3
DD1
DD4
DD2
A3
B3
&
&
&
&
J
(S)
1
0
Q
A4
B4
K
(R)
1
0
Q
J
K
0
0
0
0
t1
t2
t3
t4
t5
Рисунок
19 – JK-триггер
на логических элементах И – НЕ
Q
Q
Функционирование JK-триггера описывается таблицей перехода, приведенной в сокращенной форме (таблица 4).
Таблица 4
J |
К |
Q |
0 |
0 |
Q(t) |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
|
