Способы повышения эффективности системной магистрали: конвейеризация обмена по магистрали, режим пакетной передачи данных по системной магистрали.
При работе с относительно медленной памятью и портами ввода/вывода длительность циклов магистрали может быть достаточно большой из-за необходимости введения дополнительных тактов ожидания. Сократить число тактов ожидания, необходимых для согласования с относительно медленной памятью и портами, можно за счет применения в процессоре механизма конвейерного формирования адреса. Механизм конвейерного формирования адреса предусматривает возможность начала нового цикла, не дожидаясь завершения физического обмена данными предыдущего цикла. Опережающее начало нового цикла осуществляется за счет более раннего начала формирования адреса микропроцессором и выполнения дешифрации этого адреса устройством памяти или ввода/вывода.
Подключение памяти к шине адреса при обычном обращении приведено на рис. 15. Старшие разряды адреса используются дешифратором адреса для выбора конкретного устройства памяти, а младшие разряды поступают непосредственно в устройство памяти и выбирают в нем требуемую ячейку. В такой схеме микропроцессор не может выдавать новый адрес до окончания текущего цикла магистрали. На рис. 16 показана структура, в которой реализован механизм конвейерного формирования адреса за счет введения дополнительных схем на выходе дешифратора и шины адреса. После дешифрации выданного микропроцессором адреса формируется специальный управляющий сигнал, по которому выходные сигналы дешифратора и младшие разряды адреса запоминаются в соответствующих регистрах-фиксаторах. Далее устройства памяти работают в соответствии с выходными сигналами этих регистров. Следовательно, микропроцессор может выдавать адрес следующего цикла магистрали еще до окончания передачи данных текущего цикла.
Для обслуживания некоторых внутренних запросов при работе с памятью микропроцессорной системы процессору может понадобиться последовательность циклов обмена, во время которых передаются данные, расположенные в смежной области адресного пространства. Такая ситуация может иметь место при выборке операндов, имеющих разрядность большую, чем разрядность шины данных (например, 32-разрядный процессор может обращаться к 64- или 128-разрядным операндам), или при заполнении строки кэш-памяти (например, строка кэша процессора Pentium III имеет длину 32 байта, следовательно, для ее пересылки требуется четыре 64-разрядных цикла магистрали). Во всех таких случаях, когда требуется больше одного цикла для передачи данных, микропроцессор может выполнять пакетные циклы. Во время пакетного цикла между МП и памятью передается более одного слова, причем эти слова занимают смежные адреса и направление передачи для всех слов одинаково (т.е. все слова читаются из памяти или записываются в память). Такой протокол обмена по магистрали называется режимом пакетной передачи (Burst Mode).
Выполнение стандартного цикла магистрали можно разбить на две фазы:
фаза адресации-идентификации, которая включает адресацию памяти и коммутацию направления передачи;
фаза выполнения операции, которая включает саму передачу данных и их фиксацию.
В стандартном цикле фаза 1 занимает такты T1 и T2, а фаза 2 - такты T3 и T4.
В ходе пакетных циклов очередное слово передается в каждой фазе, а не через фазу, как в обычных циклах обмена. При этом на передачу первого слова затрачивается две фазы, а далее данные передаются в каждой фазе. Такой протокол обмена возможен, если адрес и сигналы идентификации типа цикла выдавать только в первой фазе пакета, а в каждой из последующих фаз передавать данные, адрес для которых уже не передается по шине, а вычисляется из первого по правилам, известным и микропроцессору и памяти.
Пакетный цикл (рис. 18) начинается МП так же, как и обычный: в первой фазе на шине адреса устанавливается адрес первого слова пакета, а на шине управления - сигналы идентификации типа цикла (например, MEM / IO и RD / WR) . В следующей фазе передается первое слово данных, и, если оно не единственное, специальный
управляющий сигнал bm, который указывает, что данный цикл пакетный. Далее МП продолжает цикл как пакетный, не вводя фазы адресации-идентификации, а сразу перейдет к передаче следующего слова данных. О завершении пакетного цикла
микропроцессор сообщает памяти снятием сигнала bm.
Характеристики подсистемы памяти микропроцессорной системы: характеристики запоминающих устройств внутренней памяти, многоуровневая организация памяти микропроцессорной системы, классификация устройств памяти.
Память является очень важным структурным компонентом микропроцессорной системы. Подсистема памяти – совокупность устройств, служащих для запоминания, хранения и выдачи информации, представленной в виде цифровых кодов. Содержимое памяти обычно относится к одной из четырех категорий: 1) коды программы; 2) данные (постоянные); 3) промежуточные результаты обработки (переменные); 4) состояние системы.
Можно выделить три основные функции памяти: 1) хранение программ и данных; 2) запоминание промежуточных результатов, используемых в ходе обработки; 3) работа в качестве элемента устройства обработки. Отдельные устройства, входящие в подсистему памяти микропроцессорной системы, называют запоминающими устройствами (ЗУ) или памятями того или иного типа. Оба эти термина в настоящее время почти синонимы. ЗУ обычно употребляется, когда речь идет о принципе построения некоторого устройства памяти. Например, полупроводниковое ЗУ, ЗУ на магнитных дисках и т.п. Термин память употребляется, когда хотят подчеркнуть выполняемую устройством памяти логическую функцию или место в составе системы. Например, основная память, кэш-память, внешняя память.
Основные операции в памяти: • занесение информации в память – запись; • выборка информации из памяти – считывание или память. Обе эти операции называют обращением к памяти или обращением при считывании (чтении) и обращением при записи. Архитектура современных микропроцессорных систем предъявляет к устройствам памяти требования сложного характера. Основными требованиями, которым должно удовлетворять ЗУ, являются: • большая емкость; и высокое быстродействие.
Как правило, эти требования рассматриваются во взаимосвязи – желательно, чтобы память обладала как можно большей емкостью и как можно большим быстродействием.
Память микропроцессорной системы имеет многоуровневую структуру (рис. 21). Емкость памяти на каждом из уровней увеличивается в направлении от процессора в следующей последовательности: буферная память, основная память, вспомогательная (внешняя) память. Повышение быстродействия этих устройств происходит в обратном порядке.
С точки зрения программиста основная память рассматриваетя как ЗУ с произвольной выборкой и одномерной адресацией. Наличие буферного ЗУ только увеличивает эквивалентную скорость выборки из основного ЗУ, не внося никаких изменений в используемую программой систему адресации, т.е. буферная память является средством повышения быстродействия ЗУ. Буферное ЗУ называется кэш-памятью. С другой стороны, средством повышения информационной емкости является виртуальная память. Виртуальной памятью называется память, в организации которой используется механизм расширения ограниченной емкости основной памяти с помощью устройств вспомогательной памяти, например, магнитных дисков. В виртуальной памяти без увеличения физической емкости основного ЗУ образуется расширенное, единое с точки зрения программиста, фиктивное адресное пространство, адресация которого не зависит от физических характеристик составляющих его устройств, и тем самым обеспечивается использование программой большой емкости памяти.
Между основным и вспомогательным ЗУ также можно ввести буферное ЗУ. Оно называется дисковым кэшем и предназначено для повышения эквивалентной скорости обращения к ЗУ на магнитных дисках.
Таким образом, многоуровневая организация памяти связана с передачей информации между разнотипными ЗУ и обеспечивает одновременно и высокое быстродействие, и большую емкость памяти микропроцессорной системы.
В основе такой организации положен принцип локального обращения к памяти. Это принцип состоит в том, что расстояние между областями памяти, к которым происходит обращение, должно быть, как правило, небольшим, т.е. часть адресного пространства, пределами которого оно ограничено в течение какого-то интервала времени, должно быть по возможности небольшой. При этом информация, обращение к которой происходит часто, размещается в быстродействующих ЗУ, что способствует повышению быстродействия многоуровневой памяти в целом.
Сложный характер организации памяти микропроцессорной системы выдвигает задачу управления памятью. Управление памятью может осуществляться •
либо со стороны программы пользователя; • либо с помощью операционной системы (ОС).
В первом случае можно производить более детальное управление на основе особенностей самой программы (решаемой задачи). Однако введение функций управления памятью в пользовательские программы по сути не относится к прикладному программированию и значительно усложняет работу программиста. При использовании второго (системного) варианта управление памятью становится менее детальным, но зато обеспечивается автоматическое управление памятью в масштабах всей микропроцессорной системы и снижается нагрузка на пользователя.
Обычно память разбивается на единицы управления, которые называются блоками. Такие единицы существуют и для управления многоуровневой памятью, причем между уровнями памяти производится передача данных этими же единицами.
Важным вопросом является выбор размера блоков. С увеличением размеров блоков детальное управление становится все более затруднительным, что приводит к снижению эффективности использования памяти, однако уменьшается частота передачи блоков данных между уровнями памяти. Наоборот, уменьшение размера блоков позволяет более детально управлять памятью, но при этом увеличивается частота передачи блоков данных между уровнями памяти, что может вызвать резкое увеличение доли непроизводительных вспомогательных операций (overhead). Блоки могут быть выбраны фиксированной или переменной длины, что при правильном выборе позволяет достигнуть компромисса между степенью управляемости и эффективностью использования памяти.
Важной составной частью управления памятью является защита памяти. Обычно в современных микропроцессорных системах одновременно производится обработка информации по нескольким программам, а для чтения и записи данных при работе каждой из этих программ отводятся соответствующие области памяти. Чтобы полностью исключать влияние ошибки в какой-либо программе на ход выполнения остальных программ, необходимо применять специальные программные и аппаратные средства, которые реализуют функцию зашиты памяти.