Организация обращения к магистрали с синхронным доступом: цикл чтения из памяти (ввода из порта), цикл записи в память (вывода в порт).
Простые циклы не используют механизм пакетной передачи данных, т.е. за один такой цикл обращения к магистрали между МП и памятью или портом ввода/вывода передается одно слово. МП управляет работой шины синхронно с входной тактовой частотой. Элементарным интервалом времени при реализации протоколов обмена является такт магистрали, равный одному периоду синхросигнала. Каждый цикл шины содержит несколько тактов.
Протокол обмена по магистрали предполагает выполнение определенной последовательности действий:
1) адресация памяти или порта ввода/вывода;
2) коммутация направления передачи (задание операции обмена – чтение или запись);
3) передача данных (выполнение операции обмена);
4) фиксация данных.
В стандартном цикле магистрали для реализации каждого из приведенных выше действий отводится по одному такту, т.е. стандартный цикл магистрали содержит четыре обязательных такта T1 – T4.
Рассмотрим процесс считывания/записи в память. Схема соединения памяти с магистралью приведена на рис. 9.
В начале цикла чтения памяти (рис. 10) МП по адресной шине передает адрес, по которому происходит выборка ячейки в памяти, и указанная ячейка памяти подключается к линиям Xn-1…X0. В первой половине такта T2 сигнал MEMRD переходит на низкий уровень, а во второй половине такта T4 он возвращается на высокий уровень. Низким уровнем этого сигнала открывается тристабильный вентиль BR и линии Xn-1…X0 соединяются с линиями шины данных Dn-1…D0. При этом вентиль BW закрыт. С момента передачи адреса по адресной шине в память до выдачи содержимого указанной ячейки памяти требуется определенное время, которое называют временем обращения к памяти. Во время считывания микропроцессором данные на шине данных (выходе памяти) должны поддерживаться в неизменном состоянии. Выполнение этого требования обеспечивается за счет наличия в цикле магистрали такта T3: к концу этого такта содержимое указанной ячейки памяти должно находиться на шине данных. По заднему фронту положительного импульса такта T4 содержимое шины данных заносится в МП (данные считываются МП и фиксируются во внутреннем регистре).
В начале цикла записи в память (рис. 10) МП передает адрес. С первой половины такта T2 до окончания такта T4 МП осуществляет вывод записываемых данных на линии Dn-1…D0 шины данных. Низким уровнем сигнала MEMRW открывается тристабильный вентиль BW, линии Dn-1…D0 соединяются с линиями Xn-1…X0 и начинается процесс записи в выбранную ячейку памяти. Для записи информации в память также требуется некоторое время, в течение которого происходит изменение состояния запоминающих элементов, ячейки памяти. Поэтому в течение времени, пока сигнал MEMRW имеет низкий уровень, данные на входе памяти должны поддерживаться в неизменном состоянии. Для этого служит такт T3. Когда уровень сигнала MEMRW на такте T4 становится высоким, содержимое линий Xn-1…X0 фиксируется в ячейке памяти, указанной адресом.
