18. Кэш память.
Многоуровневость
КЭШ → 1 уровень СТЕК → программный ОП→статическая
2 уровень аппаратный динамическая
→ Данных
Команд
КЭШ
КЭШ - память
Cash – кошелёк для хранения денег. КЭШ – память является буферной м/у основной памятью и процессорной. Имеет меньшую ёмкость и более высокое быстродействие. Кэш-память является прозрачной для программиста (невидимой).
Виртуальная память с КЭШем.
В ОС обычно используют Кэш 2-х уровней: внешний и внутренний. Внутренний: на одном кристалле с процессором, внешний: отдельная микросхема. Иногда называют первичный (внутренний) и вторичный (внешний)
Используют различные КЭШи данных и команд – это позволяет выполнять чтение данных и выполнение команд.
Как ОП, так и Кэш разделяются на строки. Каждая строка содержит 16 Б – 256 Б. Обмен между ОП и КЭШем осуществляется по строкам. Используется принцип подмены наиболее активных строк ОП строками КЭШа. Роль каких-то строк ОП берут на себя строки кэш(выигрыш производительности КЭШа по сравнению с ОП в 5-10 раз, но общий порядка 2-3.
Основной показатель системы ОП – БП:
Коэффициент попадания h - отношение количества обращений к КЭШ к числу обращений к ОП (h ≥ 0,9)
1. Проблема адресации КЭШа – отображения адресов ОП на Кэш.
2. Обновление информации в памяти;
3. Организация замены строк Кэша более активными строками ОП. В течение вычислительного процесса активность строк ОП меняется, приходится какие-то строки удалять из Кэш , какие-то записывать.(стратегии удаления).
19. Сегментная и страничная организация памяти.
Сегментная организация ОП
Для программы адресное пространство разделено на блоки (сегменты) и программа может обращаться только к своим сегментам. В сегментах линейная адресация относительно начала сегмента.
В 8086 процессоре
адресное пространство 1 Мгбайт. Сегменты по 64 кбайта. Начало сегмента (параграф) –
16-байтная граница смещения ( offset ) – 16-разрядное слово.
Одновременно доступные четыре сегмента CS, DS, SS, ES. Эти регистры имеют по 16раздр.+ четыре Ф. (т. е. 20 раздрядов)
В ассемблере сегментные р-ры по умолчанию
MOV AX, [100] A → OП [ (DS)*16+100] → AX
MOV AX, ES: [100] A → OП [ (ES)*16+100] → AX
MOV AX, [SI] → OП [ (DS*16+ (SI)] → AX
1.Приобр. ЛА в ФА – однозначно, обратно – нет
2. Переполнение адреса (заворачивание)
В i 486 процессоре
Каждая задача, независимо от её уровня привилегий, не может обращаться к сегменту до тех пор, пока он не «описан» в дескрипторе.
Дескриптор каждого сегмента – 8 байт (64 разр.): базовый адрес сегмента, размер сегмента, тип его, уровень привилегий и дополнительная информация.
Путаница в полях так как в i 286 база – 24, пр – 16, а расширение до 32 и 20 в старшем слове.
Р – бит присутствия 1 – физ. ОП. есть. 0 – внешняя память.
DPL – уровень привилегий дескриптора 0 – max
3 - min
S – системный бит - 1 – дескриптор относится к памяти
0 – нет
TYPE – допустимые операции в сегменте
000 – DS только считывание
011 – SS – разрешается запись и считывание
А – бит доступа, говорит, что программа сейчас работает с этим сегментом
G – гранулярность определяет размер элемента сегмента
D – размер по умолчанию обеспечивает совместность с 286. 0 →16 разр;
1 →32 разр.
X – резервный бит
U – (user) бит пользователя ( используется сист. прогр. по своему усмотрению.(«сбор мусора»))