Для самостійної роботи

Критерії оцінювання: Кожне завдання – 6 балів. Макс. кількість балів – 12.

Завдання 1. Мінімізувати логічну функцію, привести хоча б окремі фрагменти до базису АБО-НЕ або І-НЕ та побудувати логічну схему.

Варіант	Вигляд логічної функції
1
2

6

3
4
5
6
7

Завдання 2. Для логічної функції скласти карту Карно та мінімізувати її, привести до базису АБО-НЕ або І-НЕ та побудувати логічну схему.

Варіант	f(x, y, z)	Варіант	f(x, y, z)
1	x y z  x̅ y z  x̅ y̅ z̅ x y z̅	4	x y z̅  x̅ y z  x̅ y̅ z  x̅ y z̅
2	x y̅ z  x̅ y z̅  x y z x̅ y z	5	x̅ y z  x̅ y̅ z  x y z  x y̅ z̅
3	x̅ y z  x y̅ z  x y̅ z x y z	6	x̅ y z̅  x̅ y z̅  x y̅ z  x y̅ z

Л 6 огічні елементи різних серій

Логічною схемою називають сукупнвсть логічних електронних елементів, поєднаних між собою таким чином, щоб вона виконувала певний закон функціонування, тобто реалізувала визначену логічну функцію.

В залежності вихідного сигналу від вхідного всі електронні логічні схеми бувають:

• І роду - комбінаційні схеми, вихідний сигнал залежить тільки від стану вхідних сигналів;

• ІІ роду – накопичуючі або послідовні ( елементи з пам’яттю), вихідний сигнал залежить не тільки від стану вхідних сигналів, але й від стану схеми в попередній момент часу.

Розрізняють схеми по кількості входів і виходів. Це залежить від призначення схеми.

Прийоми синтезу комбінаційних схем розглянуті в попередніх розділах курсу. Їх базовою основою є логічні елементи, що реаліхують логічні функції НЕ, І, АБО, І-НЕ, АБО-НЕ. Основою накопичуючіх схем є елементи пам’яті – тригери. Щоб зрозуміти призначення та принцип дії основних послідовних схем ПК, познайомимося з основними видами тригерів.

7

Поняття тригера

Тригер – цифровий автомат, який має два стійких стани 0 або 1 і призначений для зберігання одного біту даних. Стан тригера визначається сигналами на його входах. Під впливом вхідного сигналу тригер стрибкоподібно переходить з одного стійкого стану в інший. Тригери мають два виходи: прямий Q і інвертований Q̅. Стан тригера визначається по прямому виходу.

Тригер має два виходи: прямий Q та інверсний Q. Рівнями напруги на цих виходах визначається стан , в якому знаходиться тригер: якщо напруга на виході Q відповідає рівню лог. 0 (Q=0) , то кажуть що тригер знаходиться в стані лог. 0, а якщо Q=1 - тригер знаходиться в стані лог.1.

Логічний рівень на ІНВЕРСНОМУ виході Q завжди має значення, протилежне логічному рівню на ПРЯМОМУ виході Q.

Тип тригера визначається типом його входів:

R - ( від англ. RESET ) роздільний вхід установки в стан 0;

S - ( від англ. SET) роздільний вхід установки в стан 1;

K - вхід установки універсального тригера в стан 0;

J - вхід установки універсального тригера в стан 1;

T - лічильний вхід ;

D - ( від англ. DELAY) інформаційний вхід установки тригера в стан, що відповідає логічному рівню на цьому вході;

C

6

- ( від англ.CLOCK ) керуючий ( синхронізуючий ) вхід.

Q – прямий вихід тригера;

Q̅ - інверсний вихід тригера;

За логічним функціонуванням розрізняють типи тригерів: RS, D, T, JK.

Назва тригера визначається типами його входів. Наприклад , RS-тригер - тригер, що має входи типів R і S. За характером реакції на вхідні сигнали та за способом запису інформації розрізняють асинхронні і синхронні тригери.

Синхронні тригери мають спеціальний вхід синхронізації (тактовий) –С (від слова Clok).

За способом сприйняття тактових сигналів тригери діляться на статичні (керовані рівнем 0 або 1) і динамічні (керовані фронтом наростання або фронтом спаду).

Асинхронним – називається такий тригер, який змінює свій стан в момент подання вхідного сигналу на входи R і S (рис. 1).

Асинхронний тригер характеризується тим, що вхідні сигнали діють на стан тригера безпосередньо з моменту їх подачі на входи, в синхронних тригерах - тільки за подачі синхронізуючого сигналу на керуючий вхід С. Тригери можуть синхронізуватися рівнем, фронтом або спадом синхроімпульсів.

У мовне графічне позначення входів синхронізації:

(а) - рівнем, (б) - фронтом позитивного синхроїмпульсу, (в) - спадом позитивного синхроїмпульсу.

8

Асинхронні тригери. (RS)

О сновним асинхронним елементом пам'яті для побудови блоків комп’ютера є RS-тригер, побудований на елементах АБО-НІ чи І-НІ. На рис. 1 представлена логічна структура, умовне графічне позначення (УГП) і таблиця переходів асинхронного RS-тригера на елементах АБО-НІ.

У таблиці переходів Q - це попередній стан виходу Q, а Q+ - це стан виходу Q, в який він переходить за подачі відповідної комбінації вхідних сигналів. Тригер керується одиничними сигналами тому що для елемента АБО-НІ активними є рівні лог.1 Сигнали лог.0 на обох входах S і R не змінюють стан тригера і він зберігає свій попередній стан. Подача одиничних сигналів одночасно на обидва входи заборонена ( стан Q+, в який переходить тригер, не визначений, тому що на виходах установлюються нульові логічні значення сигналів). Мінімізуючи функцію переходів, представлену у вигляді таблиці переходів, отримаємо її логічний вираз: Q⁺=R̅Q+S

Асинхронний RS-тригер на елементах І-НІ, на відміну від попереднього, керується сигналами лог.0 тому що для елемента І-НІ активним є рівні логічного нуля. На рис. 2 зображено логічну структуру, УГП і таблицю переходів асинхронного RS-тригера на елементах І-НІ .

Те що RS-тригер на елементах I-HI керується сигналами лог.0 на УГП зображено інверсними входами S i R. Логічний вираз функції переходів для цього тригера, отриманий мінімізацією функції, представленої таблицею переходів має вигляд Q⁺=RQ+S̅

А

9

синхронні тригери мають найнижчу стійкість проти перешкод тому, що вони переключаються сигналами на інформаційних входах i майже короткочасна зміна вхідних сигналів може переключити тригер в інший стан. Значно більшу стійкість проти перешкод мають синхронні тригери, в яких запис інформації з інформаційних входів відбувається тільки під час дії сигналу дозволу на спеціальному вході синхронізації.

Синхронний RS - тригер.

На рис.3 зображено логічні структури, умовне графічне позначення і таблиця переходів синхронного RS-тригера. Як бачимо, він складається з асинхронного RS-тригера з прямими (або інверсними) входами та комбінаційної схеми на елементах I (I-HI). За допомогою логічних елементів I (I-HI) забезпечується передача активних рівнів інформаційних входів S i R синхронного тригера на входи S i R асинхронного тригера, що входить до його складу, тільки за наявності рівня лог.1 на вході синхронізації C.

Т аким чином, за умови С=0 на входи асинхронного тригера не передаються активні рівні i тригер зберігає свій попередній стан. За умови С=1 стан тригера визначається діючими на входах рівнями так само, як i в розглянутому вище асинхронному RS-тригерi. Вiдповiдно, функцiонування синхронного RS-тригера може бути визначено логiчним виразом: Q⁺=C̅Q+C(S+R̅Q)

Нормальна робота синхронного RS-тригера потребує, щоб за час дiї лог.1 на синхронiзуючому входi С рiвнi на iнформацiйних входах S i R залишалися незмiнними. Змiна рiвнiв на входах дозволяється лише в той час, коли С=0 i тригер не реагує на рiвнi, що дiють на входах S i R.

Синхронний D - тригер.

В ін має тільки один інформаційний вхід, що називається входом D. Вхід С керуючий i призначений для подачі синхронізуючого сигналу - C.

Логічні структури, УГП i таблиця переходів синхронного D-тригера представлено на рис.4.

Я

10

10

к бачимо з таблиці переходів, за умови С=1 тригер установлюється в стан, що визначається логічним рівнем на вході D, а за умови С=0 він зберігає свій попередній стан. Таке функціонування може бути описане логічним виразом: Q⁺=CQ̅+CD

Стійкість проти перешкод розглянутих синхронних тригерів вища ніж в асинхронних, тому що запис інформації зі входів відбувається тільки в проміжки часу, визначені сигналом дозволу на вході синхронізації.