9 Элементы индикации (продолжение)

На основе светодиодов изготовляются как семисегментные изображения символов, так и более сложные, отображаемые возбуждением определенных сегментов из поля матрицы. Число строк и столбцов матрицы может быть различным. Принципы формирования изображения при управлении сегментами матрицы те же, что и при управлении ССИ, а именно: входные коды специальным дешифратором преобразуются в сигналы возбуждения отдельных сегментов. При реализации индикаторов многозначных символов, например, содержащих несколько ССИ, удобно использовать мультиплексное управление, при котором одни и те же управляющие схемы поочередно обслуживают различные ССИ, выбирая их в определенной последовательности. При этом каждый индикатор возбуждается импульсно, в течение времени 1/n, где n – число индикаторов. Иллюзия постоянного свечения всех символов создается из-за инерционности человеческого зрения. Если частота возбуждения символов. составляет десятки герц (современные средства визуальной индикации имеют частоты в 70... 100 Гц), то мерцания изображений неощутимы.

10 Риски в комбинационных схемах.

Во время переходных процессов на выходах комбинационных схем появляются временные сигналы, не предусмотренные описанием работы комбинационной цепи и называемые рисками. Со временем они исчезают, и выход комбинационных цепей приобретает значение предусмотренное логической формулой, описывающей работу цепи. Различают статические и динамические риски.Статические риски- это кратковременное изменение сигнала, который должен оставаться неизменным (единичным или нулевым, говорят о 1-риске или 0-риске). Если при работе комбинационной цепи состояние выхода должно измениться, но вместо однократного перехода происходят многократные, то имеет место динамический риск. При динамическом риске первый и последний переходы всегда совпадают с алгоритмическими, предусмотренными логикой работы схемы. Статический риск такого свойства не имеет и поэтому считается более неблагоприятным. Для исключения возможных сбоев в работе из-за явлений риска имеется два пути. Первый состоит в синтезе схем, свободных от рисков, и требует сложного анализа процессов в схеме, введения избыточных элементов для исключения рисков. Второй путь, основанный для современной схемотехники, предусматривает запрещение восприятия сигналов элементами памяти на время переходных процессов. Прием информации с выходов разрешается только специальным сигналом синхронизации, подаваемым на элементы памяти после окончания переходных процессов. Так исключается воздействие ложных сигналов на элементы памяти. Соответствующие структуры называются синхронными.

(Методы, разработанные для устранения рисков сбоя в комбинационных схемах, можно объединить в три группы: структурные, функциональные и конструктивно-технологические. Структурные методы направлены на получение необходимых свойств реализации устройства при неизменном алгоритме его работы. Функциональные методы связаны с изменением алгоритма работы, в частности с изменением кодирования состояний входов. Конструктивно-технологические методы ориентированы на получение требуемых ограничений на уровне используемых математических моделей. Наиболее простыми для соответствующей математической модели являются структурные и функциональные методы, а наиболее сложными конструктивно-технологические, так как они часто связаны с разработкой принципиально новых видов производства интегральных цифровых схем. Структурные методы. При соседней смене входных наборов в комбинационных схемах могут быть устранены статические риски сбоя. В общем случае одной из основных задач синтеза комбинационных схем, свободных от статических рисков сбоя и представленных в дизъюнктивных нормальных формах (ДНФ), будет отыскание таких минимальных покрытий единичных клеток ФАЛ в карте Карно импликантами (контурами на картах Карно), в которых любые соседние единичные клетки покрыты по меньшей мере одной импликантой (контуром). Функциональные методы Здесь используется принцип изменения кодирования последовательных состояний входов комбинационной схемы. К конструктивно-технологическому методу можно отнести метод борьбы с влиянием входных гонок на уровне одного логического элемента, основанный исключительно на совершенствовании технологии изготовления логических элементов и их конструктивного исполнения, которые в совокупности должны обеспечить минимальные разбросы задержки распространения сигналов в элементе по логически одинаковым цепям. В частности, использование интегральной технологии производства ИС, позволяющей получать весьма малые относительные вариации различных параметров, дает возможность считать, что гонки по входу практически не влияют на устойчивость цифровых устройств, проектируемых на любой серии логических ИС.)