13. Итерационные и последовательностные схемы

Функцию итераци­онной схемы, состоящей из п модулей, может выполнить последовательностная схема, в которой модуль имеется лишь в одном экземпляре, но ей требуется со­вершить п шагов (за п тактов), чтобы получить нужный результат. Это блестящий пример пространственно-временного обмена при цифровом проектировании.

Как видно из рис. 8.74, в последовательностной схеме для сохранения значе­ний сигналов в межкаскадном соединении в конце каждого шага используются триггеры; именно их выходные сигналы служат входными сигналами межкаскадного соединения в начале следующего шага. Перед началом первого такта триг­геры необходимо загрузить граничными значениями входных сигналов; по окон­чании n-го такта они содержат граничные значения выходных сигналов.

Рис. 8.74. Общая структура последовательностной схемы, эквивалентной итерационной схеме

Поскольку итерационная схема является комбинационной, все ее первич­ные и граничные входные сигналы можно подать одновременно, а все ее пер­вичные и граничные выходные сигналы доступны спустя время, равное комби­национной задержке.

В последовательностной схеме первичные входные сигналы должны поступать последовательно, по одному комплекту на каждом такте, и первичные выходные сигналы должны вырабатываться в соответству­ющие моменты времени. Поэтому входные сигналы часто формируют с помо­щью регистров сдвига с последовательным выводом, а выходные сигналы со­бирают в регистрах сдвига с последовательным вводом.

На рис. 8.75 в качестве примера приведена основная схема последовательного компаратора. Более подробная схема показана на рис. 8.76. В схеме предусмотрен син­хронный сброс: при подаче сигнала на этот вход междукаскадный триггер на сле­дующем такте устанавливается в начальное единичное состояние. Это началь­ное значение соответствует граничному входному сигналу итерационного компаратора.

С помощью последовательного компаратора n-разрядное сравнение осуще­ствляется за п + 1 тактов. Сигнал RESET_L действует на первом такте, а на следу­ющих п тактах этот сигнал имеет неактивный уровень, и на входы X и Y подаются биты данных. На выходе EQI вырабатывается результат сравнения, удерживае­мый в течение периода, следующего за очередным перепадом в тактовом сигна­ле. На рис. 8.77 приведены временные диаграммы для последовательного срав­нения в 4-х разрядах. Паразитные импульсы в сигнале EQO возникают в те моменты времени, когда изменяются сигналы на выходах комбинационных схем в качестве отклика на поступление новых значений сигналов на входы X и Y.

Рис. 8.77. Временные диаграммы для последовательного компаратора

14. Методология синхронного проектирования

В синхронной системе все триггеры переключаются по одному и тому же общему сигналу, а входы установки в единичное состояние и сброса не используются за исключением начальной инициализации системы. При состыковке цифровых систем или подсистем с различными тактовыми сигналами обычно бывает достаточно указать ограниченное число асинхронных сигналов, требующих специальной обработки.

В синхронных системах гонки и источники опасности не страшны по двум причинам. Во-первых, схемами классического образца, в которых могли бы иметь место гонки и существенные источники опасности, являются только заранее отла­женные элементы, например, триггеры в дискретном исполнении или ячейки спе­циализированной ИС, а в отношении таких элементов производитель гарантирует, что они будут работать хорошо. Во-вторых, статические, динамические и функци­ональные источники опасности, которыми могут обладать комбинационные схе­мы на управляющих входах триггеров, не оказывают никакого влияния на работу системы, так как существенны значения сигналов на управляющих входах только в такие моменты времени, когда паразитные импульсы уже не имеют возможно­сти оказать какое-либо воздействие.

Помимо проработки функционального поведения конечного автомата, разра­ботчику практической синхронной системы или подсистемы необходимо решить следующие три четко очерченные задачи, без чего нельзя гарантировать надеж­ную работу системы:

1. Найти и минимизировать разброс задержек тактового сиг нала при его про­хождении по разным путям.

2. Обеспечить наличие у триггеров положительного запаса по времени уста­новления и по времени удержания с учетом возможного разброса задержек тактового сигнала.

3. Синхронизировать воздействие асинхронных входных сигналов с тактовым сигналом, позаботившись о том, чтобы вероятность отказа у схем синхрони­зации была достаточно малой.