
- •5. Простейшая схема защиты от дребезга
- •6. Шинный фиксатор уровня
- •7. Биполярные последовательностные плу
- •8. Последовательностные устройства типа gal
- •8_8. Последовательные устройства типа gal
- •13. Итерационные и последовательностные схемы
- •14. Методология синхронного проектирования
- •15. Структура синхронной системы
- •16. Разброс задержек тактового сигнала
- •17. Стробирование тактового сигнала
- •18. Асинхронные входы
- •19. Сбой в работе синхронизирующего устройства и метастабильность
- •20. Сбой в работе синхронизирующего устройства
- •21.Время выхода из метастабильности
- •22.Разработка надежного синхронизирующего устройства
- •23.Анализ времени пребывания в состоянии метастабильности
- •24. Более совершенные синхронизирующие устройства
- •25. Другие схемы синхронизирующих устройств
- •26. Триггеры с защитой от метастабильности
- •27. Синхронизация при высокоскоростной передаче данных
- •28.Интегральные схемы типа cpld
- •29. Семейство ис xc9500 фирмы Xilinx
- •30. Архитектура функционального блока
- •31. Архитектура блока ввода/вывода
- •32. Переключающая матрица
- •33. Интегральные схемы типа fpga
- •34. Семейство ис типа fpga хс4000 фирмы Xilinx
- •35. Перестраиваемый логический блок
- •36. Блок ввода/вывода
- •37. Программируемые соединения
- •38. Средства автоматизированного проектирования
- •39. Языки описания схем
- •40 Ввод схемы
- •41 Временные диаграммы и временные параметры
- •42. Анализ схемы и моделирование
- •43. Разработка печатной платы
- •44. Проектирование, предусматривающее тестируемость
- •45. Тестирование
- •46. Тестер с игольчатыми контактами и внутрисхемное тестирование
- •47. Методы сканирования
- •48. Оценка надежности цифровой системы
- •49. Основы теории длинных линий
- •50. Передача логических сигналов по длинным линиям
- •51. Согласованные нагрузки на концах линий передачи логических сигналов
- •5. Простейшая схема защиты от дребезга
5. Простейшая схема защиты от дребезга
6. Шинный фиксатор уровня
7. Биполярные последовательностные ПЛУ
8. Последовательностные устройства типа GAL
8_8. Последовательные устройства типа GAL
9. Временные характеристики ПЛУ
10. Самое распространенное в мире применение регистров сдвига
11. Последовательно-параллельное преобразование
12. последовательно-параллельное преобразование
13. Итерационные и последовательностные схемы
14. Методология синхронного проектирования
15. Структура синхронной системы
16. Разброс задержек тактового сигнала
17. Стробирование тактового сигнала
18. Асинхронные входы
19. Сбой в работе синхронизирующего устройства и метастабильность
20. Сбой в работе синхронизирующего устройства
21.Время выхода из метастабильности
22.Разработка надежного синхронизирующего устройства
23.Анализ времени пребывания в состоянии метастабильности
24. Более совершенные синхронизирующие устройства
25. Другие схемы синхронизирующих устройств
26. Триггеры с защитой от метастабильности
27. Синхронизация при высокоскоростной передаче данных
28.Интегральные схемы типа CPLD
29. Семейство ИС XC9500 фирмы Xilinx
30. Архитектура функционального блока
31. Архитектура блока ввода/вывода
32. Переключающая матрица
33. Интегральные схемы типа FPGA
34. Семейство ИС типа FPGA ХС4000 фирмы Xilinx
35. Перестраиваемый логический блок
36. Блок ввода/вывода
37. Программируемые соединения
38. Средства автоматизированного проектирования
39. Языки описания схем
40 Ввод схемы
41 Временные диаграммы и временные параметры
42. Анализ схемы и моделирование
43. Разработка печатной платы
44. Проектирование, предусматривающее тестируемость
45. Тестирование
46. Тестер с игольчатыми контактами и внутрисхемное тестирование
47. Методы сканирования
48. Оценка надежности цифровой системы
49. Основы теории длинных линий
50. Передача логических сигналов по длинным линиям
51. Согласованные нагрузки на концах линий передачи логических сигналов