45. Тестирование

Тестирование цифровых схем осуществляется с помощью проверочных векто­ров, представляющих собой комбинации входных сигналов и ожи­даемые комбинации выходных сигналов. Схема «проходит проверку», если вы­ходные сигналы соответствуют ожидаемым сигналам. В худшем случае для тестирования комбинационной схемы с п входами требуется 2ⁿ проверочных век­торов. Но если мы кое-что знаем о том, как реализована схема, и делаем некото­рые предположения относительно типа возможных отказов, то число векторов, необходимых дня полной проверки схемы, можно значительно сократить. Наи­более общее предположение состоит в том, что отказы носят характер одиночных залипаний, то есть их можно смоделировать в виде «залипания» на уровне логического 0 или логической 1 одного входного или выходного сигнала. Согласно этому предположению, 8-входовой вентиль И-НЕ можно полностью проверить лишь девятью векторами, тогда как в общем случае для его тестирования могло бы потребоваться 256 проверочных векторов.

Для отдельных логических элементов легко составить проверочные векторы, если предполагать наличие одиночных неисправностей. Однако проблема состоит в том, что на практике для тестирования логических элементов, скрытых глубоко в схеме, проверочные векторы подаются на входы схемы, а результаты наблюда­ются на ее выходах.

В таких сложных случаях изощренные программы генерирования тестов пытаются создать полный набор тестов для данной схемы, то есть последовательность тестовых конфигураций, которые полностью проверяют каждый логический элемент в схеме. Однако ча­сто требуемый объем вычислений оказывается при этом столь огромным, что полный набор тестов просто невозможно получить.

Генерирование тестовых конфигураций пытаются упростить путем обеспе­чения в схеме большей «управляемости» и «наблюдаемости» отдельных логи­ческих элементов. В схеме с хорошей управляемостью легко создать любые желаемые значения сигналов во внутренних точках схемы, пода­вая на внешние входы комбинацию входных сигналов, соответствующую тому или иному проверочному вектору. Говоря о хорошей наблюдаемости, имеют в виду, что любой внутренний сигнал можно легко пере­дать на внешний выход для сравнения с ожидаемым значением при подаче со­ответствующей комбинации сигналов на внешние входы. Наиболее общий ме­тод улучшения управляемости и наблюдаемости состоит во введении контрольных точек и дополнительных внешних входов и выхо­дов, которые используются в процессе тестирования.

46. Тестер с игольчатыми контактами и внутрисхемное тестирование

В цифровой схеме, собранной на одной печатной плате, «максимальная» наблю­даемость достигается, когда в качестве контрольных точек используются все выво­ды всех ИС. Для этой цели применяется специальное тестирующее приспособ­ление, в котором имеются подпружиненные игольчатые контакты на месте каждого вывода ИС в соответствии с разводкой печатной платы. Печатная плата помещается на это ложе из игольчатых контактов, а контакты соединены с автоматическим тестерам, кото­рый может наблюдать сигнал на каждом выводе согласно тестовой программе.

Двигаясь еще на один шаг дальше, - применяя внутрисхемное тестирова­ние, мы получаем «предельно возможную» управляемость.

Этот метод позволяет не только наблюдать сигналы на игольчатых контактах, но, также подключать каждый игольчатой контакт к имеющемуся в тестере ис­точнику с очень малым выходным сопротивлением. Благодаря этому можно подменять любой сигнал, вырабатываемый в схеме, и, тем самым, непосредственно генери­ровать любой желаемый проверочный вектор в виде внутренних сигналов пе­чатной платы. Принудительное задание сигнала на выходе вентиля, вырабатывающего противоположное значение сигнала, вызывает протекание избыточного тока, как в тестере, так и в преодолеваемом вентиле, но неприят­ностей удается избежать благодаря тому, что тестер выдаст сигналы в течение коротких интервалов времени (миллисекунды).

При внутрисхемном тестировании каждый логический элемент можно проверить независимо от других.

Хотя внутрисхемное тестирование значительно расширяет управляемость и наблюдаемость схемы, собранной на печатной плате, разработчики логических схем для большей эффективности по-прежнему должны следовать определенным принципам DPT. Часть из них перечислена ниже.

Инициализация. Необходимо предусмотреть возможность устанавливать в из­вестное начальное состояние все последовательные элементы схемы.

Генерирование тактового сигнала. Тестер должен иметь возможность вы­рабатывать свой собственный тактовый сигнал, не задевая тактовых сигна­лов, имеющихся на плате.

Заземленные входы. В общем случае непосредственное заземление не сле­дует использовать в качестве источника логического 0.

Шинные формирователи. Для того чтобы тестер мог подавать сигналы на шину и при этом не преодолевать значения сигналов, вырабатываемых други­ми источниками, нужно отключать эти источники.