32. Переключающая матрица

Теоретически программируемая структура соединений внутри ИС типа OM-D должна допускать соединение любого внутреннего выхода ПЛУ и любого внешне­го входа с любым внутренним входом ПЛУ Аналогично, должно быть возмож­ным подключение любого выхода любого из внутренних ПЛУ к любому внешне­му выводу.

Рис. 10.42 служит иллюстрацией требований, предъявляемых к переключающей матрице.

У этой микросхемы имеются 108 выходов внутренних макроячеек и 108 внешних входных выводов, так что полное число сигналов, которые должны быть поданы на переключающую матрицу в качестве входных, составляет 216. Так как в ИС имеется 6 функциональных блоков с 36 входами каждый, то пе­реключающая матрица должна иметь в случае наибольшей полноты 216 мультиплек­соров с 216 входами каждый, так чтобы сигнал с выхода каждого мультиплексора поступал на один из входов матрицы И одного из функциональных блоков.

Переключающая матрица, показанная на рисунке, может быть выполнена в микросхеме в виде прямоугольной структуры, у которой входы расположены по столбцам, а выходы - по строкам, с проходным транзистором (или логическим ключом) в каждой точке пересечения, позволяющим соединить данный вход с соответствующим выходом. Приведенный пример показывает, что это все же слиш­ком большая структура: 216 строк и 216 столбцов!

Для каждого функционального блока должно быть возможным подключение любой комбинации входов переключающей матрицы к какой-либо комбинации входов данного функционального блока.

При проектировании раз­личных устройств на основе ИС типа CPLD каждый раз необходимо найти соот­ветствующий набор связей, реализуемых переключающей матрицей. Это делается с помощью «программы компоновки».

Таким образом, структура переключающей матрицы ИС типа CPLD - это компромисс между характеристиками микросхемы (быстродействие, площадь кристалла, стоимость) и возможностями программы компоновки. Программа компоновки обычно не только устанавливает соединения в переключающей матрице, но также производит назначение входов и выходов функциональных блоков и макроячеек и их привязку к внешним выводам микросхемы, а также задает «внутреннюю логику» функциональных блоков и макроячеек.

Другой важной проблемой при разработке ИС типа CPLD и программного обеспечения является привязка выводов. В большинстве при­ложений ИС типа CPLD считается нормальным разрешить программе ком­поновки выбирать любые возможные выводы в качестве внешних входов и выходов данного устройства. Но когда проект закончен и изготовлена печат­ная плата, разработчик может пожелать «зафиксировать» назначение выво­дов, так чтобы они оставались теми же самыми при изменениях, связанных с исправлением ошибок в проекте. Желаемая «привязка» выводов обычно указывается в файле, который чи­тается программой компоновки.

33. Интегральные схемы типа fpga

Программируемая в условиях эксплуатации матрица вентилей в какой-то мере подобна CPLD, вывернутой изнутри наружу. Как показано на рис. 10.43, на кристалле расположено большое число программируемых логических блоков, каждый из которых меньше, чем ПЛУ. Они распределены по всему кристаллу среди программируемых соединений, а вся матрица окружена программируемыми блоками ввода/вывода. Программи­руемый логический блок ИС типа FPGA обладает меньшими возможностями, чем типичное ПЛУ, но одна микросхема типа FPGA содержит гораздо больше логичес­ких блоков, чем ИС типа CPLD при том же самом размере кристалла.

Микросхемы типа FPGA были изобретены фирмой Xilinx, Inc., и в этом пара­графе для иллюстрации архитектуры ИС типа FPGA мы воспользуемся одним из популярных семейств этой фирмы - семейством ХС4000Е.